通过动态定点数编程，将深度神经网络（DNNs）从浮点数向量转换为 8 位定点数，从而实现低功耗和能耗，并增加分类准确性。

May, 2017

利用 FPGA 实现手写字母和数字的识别，采用 LC、全连接神经网络和 LeNet 卷积神经网络三种机器学习架构，通过 Python 实现训练、生成 hex 文件后存储在 FPGA 的 SRAM 单元中，并通过自定义组合语言的固件实现卷积、池化等处理。

Jun, 2023

本文利用 Xilinx 公司的可编程逻辑器件 Zynq 7020 FPGA，实现了基于 Long-Short Term Memory（LSTM）的循环神经网络（RNN）硬件加速，并测试了该实现在字符级语言模型上的表现。结果表明，相较于 Zynq 7020 FPGA 中内嵌的 ARM CPU，该实现快了超过 $21$ 倍，并具有潜在的扩展到未来移动设备的应用前景。

Nov, 2015

本研究旨在探索 FPGA 在高性能计算中的应用价值，通过对 Tensil AI 开源推理加速器进行硬件设计和编译优化，成功提升了推理性能，进一步证明了 FPGA 在计算加速中的优越性，通过实验数据证明所提出的加速器在单位能耗下的操作强度可达 21.12 GOP/s，相比市面上其他设备，具有更高的能源效率。

Apr, 2023

本论文研究了如何在单个 FPGA 平台上利用硬件加速器和 PYNQ 来实现 DRNN 语言模型加速，实验结果显示，在 PYNQ 板上 Overlay 加速器的 AXI Stream 接口性能为 20 GOPS，相较 Ref.30 和 Ref.31 的工作分别提高了 70.5 倍和 2.75 倍。

Oct, 2017

利用深度学习加速器（DLA）和 Winograd 变换技术，我们在 Intel Arria 10 设备上实现了 1020 图像 / 秒的性能，比 FPGA 上最先进的技术快 10 倍，同时也具有 5.8 倍的更高效率，并且与 nVidia TitanX GPU 上基于 AlexNet 的最佳公开实现比 23 img/s/W 具有竞争力。

Jan, 2017

该论文提出了一种用于实际任务的神经网络结构，用于图像识别，它通过减少参数的数量，使用固定点算术，将权重存储在块、移位寄存器和可调卷积块中，并提供适应现有数据集以解决不同任务的方法，可以在廉价 FPGA 上实现实时视频处理。

Aug, 2018

提出了一种支持多种精度的定点深度神经网络推断和增强设备上学习能力的精度可伸缩的 RISC-V DNN 处理器，通过改进硬件资源利用率，显著提高推断吞吐量和能效，并实现 16.5 倍更高的设备上学习的浮点吞吐量。

Sep, 2023

本研究提出了一种通用和统一的框架，通过多级现场生成机制和混合精度基准，实现了高分辨率参数的即时恢复，从而以最小的硬件开销直接将昂贵的内存交易转换为超快的芯片内计算，提高了内存效率 10-20 倍。

Aug, 2021

本文旨在实现深度神经网络硬件实现的超高能效和性能，提出一种面向不同类型、大小和应用场景的 DNN 算法 - 硬件协同优化框架，并在硬件部分采用高效的 FPGA 实现，实验表明与 IBM TrueNorth 处理器和参考的 FPGA 实现相比，该框架至少实现了 152 倍的加速和 71 倍的能效增益。

Feb, 2018