Nov, 2018
嵌入式 FPGA 卷积神经网络加速器的算法硬件协同设计
Synetgy: Algorithm-hardware Co-design for ConvNet Accelerators on Embedded FPGAs
Yifan Yang, Qijing Huang, Bichen Wu, Tianjun Zhang, Liang Ma...
TL;DR本文提出了一种算法 - 硬件协同设计的方法,开发了一种名为 Synetgy 的 ConvNet 加速器和一种新颖的 ConvNet 模型 DiracDeltaNet,可以高效地在 FPGA 上运行,得到了更高的准确率和更快的推理速度。