本文提出了一种零空间成本的容错机制，通过可微结构修剪、权重复制和投票以及嵌入最显著位（MSBs）到模型权重中，有效减少了硬件故障对模型预测的影响，并通过在 GLUE 基准的九个任务上使用 BERT 模型进行实验验证了该方法的有效性。

Jan, 2024

采用退火和正则方法训练硬件感知型神经网络作为垂直交叉阵列的一种解决方案。

May, 2023

本文提出了一种故障感知的框架 FARe，用于在存在故障情况下减轻训练图神经网络的影响，该框架在准确性和时间开销方面优于现有方法。实验结果表明，相比无故障情况下的对比系统，FARe 框架可以在故障的 ReRAM 硬件上只增加约 1% 的时间开销，将 GNN 测试准确率提高 47.6%。

Jan, 2024

本文扩展了设计空间探索 (DSE) 方法，量化了稠密和稀疏映射方案在各种网络架构中的效益和局限性，同时还研究了 1T1R 平铺存储器中引入的非理想因素及其影响。

Jan, 2022

本研究探讨了阻性随机访问存储器（ReRAM）神经形态电路的推理准确性，由于出现接通、断开和特定电阻值处的堵塞故障导致的准确性下降。使用 Python 的模拟框架进行监督式机器学习（具有 3 个隐藏层、1 个输入层和 1 个输出层的神经网络）对手写数字进行仿真，并构造相应的完全模拟神经形态电路（4 个突触阵列）由 Spectre 模拟。采用了通用的 45 纳米工艺开发套件（PDK）。研究了接通和断开缺陷对推理准确性下降的差异。对不同的缺陷模式进行了研究，包括圆形、环形、行、列和互补圆形缺陷。发现接通和断开缺陷对推理准确性有类似的影响。然而，还发现如果列之间存在空间缺陷变化，推理准确性可能会显著下降。我们还提出了一种机器学习（ML）策略，用于恢复由于堵塞故障导致的推理准确性下降。在有缺陷的神经形态电路中，推理准确性从 48% 提高到 85%。

Feb, 2024

本文提出了使用贝叶斯优化来提高深度神经网络抗重量漂移性能的方法，并使用 dropout 来提高网络的鲁棒性。实验结果表明该方法在各种任务（例如图像分类和目标检测）中优于现有技术。

Sep, 2022

通过软硬件协同设计和内存计算优化随机加权模拟阻性存储神经网络的拓扑结构，提高了基于模拟计算的人工智能硬件的能效和分类性能。

Nov, 2023

这篇论文提出了一种统一而系统的基于忆阻器的框架，考虑了结构化权重剪枝和权重量化，并将交替方向乘子法（ADMM）纳入深度神经网络（DNN）训练中，以实现高准确度、低功耗和小面积占用率。在 VGG-16（ResNet-18）网络上，与原始 DNN 模型相比，该框架实现了 29.81X（20.88X）的权重压缩比，98.38％（96.96％）和 98.29％（97.47％）的功耗和面积降低，并仅有 0.5％（0.76％）的精度损失。

Aug, 2019

通过使用基于查找表的算法，提出了一种新的故障感知量化技术，可以在基本不会有成本开销的情况下减少深度神经网络加速器内的永久性故障的影响，并提高精度，同时与故障感知训练方法相比降低了开销。

May, 2023

该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。

Jul, 2017