芯片设计中联合学习解决放置和路由问题
本文提出了一种基于学习的芯片布局方法,使用强化学习将芯片画布上芯片网络节点的摆放视作问题,并训练代理人生成以往未见芯片块的优化布局,最终旨在最小化能耗、性能与面积(PPA)。实验结果表明,该方法可在 6 小时内生成可与人工专家相媲美的布局。
Apr, 2020
本文介绍了学习在可编程门阵列(FPGA)中放置逻辑块的问题和一种基于学习的方法,通过强化学习(RL)来最小化线长,同时提出了一种新颖的分解方法以解决在芯片上放置多个块时的大搜索空间问题。实证实验评估了学习和分解范式在 FPGA 放置任务中的有效性。
Apr, 2024
该研究提出了一种利用 Google 的电路训练方法 (G-CT) 的方法,提供了一种基于学习的宏放置器,不仅支持放置矩形案例,而且遵循重要的人类设计原则,实验证明了该框架在实现功耗 - 性能 - 面积(PPA)指标上的有效性和与人工干预产生的高质量放置的可比性,并且该方法显示出解决不同宏形状和布局区域的潜力。
Nov, 2023
本研究提出了一种基于 GPU 加速和 OpenROAD 基础设施的快速全局布局框架 DG-RePlAce,通过利用机器学习加速器的固有数据流和数据路径结构,实现了路由线长度减少 10%(7%)和总负预留时间减少 31%(34%),并且全局布局速度更快,总运行时间与 DREAMPlace 相当。实证研究还表明,对于机器学习加速器,相较于 RePlAce 和 DREAMPlace,在后续路由中的改进效果可能超出原始应用。
Mar, 2024
本文提出一种灵活的多目标强化学习方法 (MORL),使用单个预先训练的模型来支持具有推理时间变量权重的目标函数,并成功地将其应用于芯片布局中,有效地生成多个目标的 Pareto 前沿。
Apr, 2022
本文提出了一种基于深度强化学习的全局路由方法,该方法可以在模拟环境中生成优化的路由策略,与传统的基于贪心算法的方法相比,该方法具有更高的灵活性和更优的效果,为未来数据驱动的路由方法的培训数据集和生成不同规模和约束条件的参数化全局路由问题集合提供了可能性。
Jun, 2019
本文提出了一种使用序列到序列模型来预测 TensorFlow 计算图中哪些操作应该在哪些可用设备上运行的方法,并以预测的放置方式的执行时间作为奖励信号来优化序列到序列模型参数,结果表明在基于 Inception-V3 的 ImageNet 分类和基于 RNN LSTM 的语言建模和神经机器翻译的任务中,使用该模型能够发现优于手动设置和传统算法方法的设备放置方案。
Jun, 2017
本文提出了一种基于多智能体深度强化学习的有效而新颖的方法,用于解决联合虚拟网络功能(VNF)部署和路由问题,该问题涉及多个不同需求的服务请求同时交付,并通过其延迟和成本敏感因素反映服务请求的不同需求,提出了基于参数移植的模型重新训练方法来处理网络拓扑发生更改的情况。
Jun, 2022