本文研究了 DNN 加速器的逼近计算和容错能力，提出使用逼近算术电路代替昂贵的故障注入检测，并开发了 GPU 模拟方法，同时通过网络故障的传播和掩蔽来实现精细化容错分析

May, 2023

参数化机器学习加速器可通过硬件加速深度神经网络和非神经网络的机器学习算法进行设计空间探索，其中采用了物理设计驱动的学习预测框架，结合后端功耗、性能和面积分析以及前端性能模拟，实现了对后端 PPA 和运行时能耗等系统指标的真实估计，并引入了完全自动化的设计空间探索技术，通过对架构和后端参数的自动搜索来优化后端和系统指标。实验结果表明，该方法在两种深度学习加速器平台（VTA 和 VeriGOOD-ML）的 ASIC 实现中，无论是商业 12 纳米工艺还是研究导向的 45 纳米工艺，都能以平均 7％或更低的预测误差一致准确地预测后端 PPA 和系统指标。

Aug, 2023

本文介绍了 DANCE，它是一种不同 iable 方法，用于硬件加速设计和网络架构设计的共同探索，与现有方法相比，其可以在更短的时间内实现更优秀的准确性和硬件成本度量。

Sep, 2020

本文提出一种基于硬件 / 软件协同设计的新的约束贝叶斯优化框架，可以自动识别联合设计空间中的优化点，应用于各种神经模型，改善能量延迟产品的性能。

Oct, 2020

本文提出了一种全面的方法，用于探索和评估量化对模型准确性、激活故障可靠性和硬件效率的三方面影响。通过各种量化感知技术、故障注入和硬件实现，实现了全自动化的框架，并提出了一种轻量级保护技术，以确保最终基于系统阵列的 FPGA 实现的可靠部署。实验结果表明，量化对可靠性、硬件性能和网络准确性具有重要影响，特别是网络激活中的瞬态故障方面。

Jan, 2024

使用 SpikExplorer，利用硬件导向的自动设计空间探索来优化 SNNs，以增加硬件资源效率，减少功耗，并提供多种目标优化选项。在三个基准数据集上展示了 SpikExplorer 的潜力，实现了 95.8% 的准确率，每个图像功耗为 180mW，延迟为 0.12ms，成为自动优化 SNNs 的强大工具。

Apr, 2024

AdaDeep 是一种自适应深度神经网络压缩框架，可在考虑性能和资源约束方面自动选择最合适的压缩技术和相应的压缩超参数，可以在减少 DNN 的延迟、提高能效和减少存储的同时保持准确率基本不变。

Jun, 2020

本文旨在实现深度神经网络硬件实现的超高能效和性能，提出一种面向不同类型、大小和应用场景的 DNN 算法 - 硬件协同优化框架，并在硬件部分采用高效的 FPGA 实现，实验表明与 IBM TrueNorth 处理器和参考的 FPGA 实现相比，该框架至少实现了 152 倍的加速和 71 倍的能效增益。

Feb, 2018

这篇论文展示了硬件和软件的协同设计如何为特定的大型语言模型工作负载创建定制的硬件系统，通过模型并行技术和多加速器仿真框架实现效率度量，重点关注推理工作负载并报告多种软硬件配置下的功耗、周期和延迟度量。

Dec, 2023

DNA 是一个可搜索匹配网络和加速器，以最大化任务准确性和加速效率的不同 iable Network-Accelerator 同步搜索框架，在 FPGA 和 ASIC 合成中以高于 SOTA 的准确性和 FPS 为代价降低搜索时间

Oct, 2020