May, 2023

fpgaHART: 一种用于将 3D CNNs 加速到 FPGA 上的吞吐量导向的 HAR 工具流

PDF
TL;DR研究提出一种工具流程，将 3D CNN 模型优化到 FPGA 设备上，采用同步数据流图来模拟设计并引入转换来拓展和探索设计空间，以实现高吞吐量设计。在多个 FPGA 设备上评估了各种 3D CNN 模型，证明了与早期手动调整和特定模型的设计相比，该工具流程具有竞争性的性能。
3d convolutional neural networkshuman action recognitionfpga devicessynchronous dataflow (sdf)high-throughput designs
发现论文，激发创造
  • FMM-X3D：基于 FPGA 的 X3D 人体动作识别建模与映射

    本文提出一种新的工具流，可以将在 Human Action Recognition 中获得 95.5% 的 UCF101 基准精度的最先进模型 X3D 映射到任何 FPGA 设备上，并且生成一个经过优化的基于流的硬件系统，使生成的设计在现有的性能 - 精度 pareto 前沿上进一步推进，实现了针对这种复杂模型架构的 Human Action Recognition 任务的目标。

    May, 2023

  • fpgaConvNet：在嵌入式 FPGA 上映射多样化卷积神经网络的工具流

    本文提出了一个使用 Synchronous Dataflow（SDF）模型的端到端框架 fpgaConvNet，该框架可用于将卷积神经网络 (ConvNets) 映射到 FPGAs 上，实现了对性能度量的有效优化，并在嵌入式环境中将性能提高了最高 6.65x。

    Nov, 2017

  • 咖啡因 FPGA：用于卷积神经网络的 FPGA 框架

    本文介绍了一种修改版 CNN 框架 Caffe，该框架支持 FPGA 实现，并使用 Xilinx SDAccel 环境实现了基于 FPGA 的 Winograd 卷积引擎，能够与其他运行在主机处理器上的层一起运行几个流行的 CNN 模型，取得了 50 GFLOPS 的成果。

    Sep, 2016

  • FPGA-QHAR: 面向边缘的量化人体动作识别优化吞吐量

    提出了一种基于改进的 8 位量化的 Two-Stream SimpleNet-PyTorch CNN 体系结构的集成端到端的可扩展硬件 / 软件加速器共设计用于加速实时监控和机器人系统上的人类动作识别。通过将所有卷积、批量归一化和 ReLU 操作融合成一个单一的均匀层，并利用 Lucas-Kanade 运动流方法实现高并行加速器设计和优化的芯片上引擎计算，实现了近 81% 的预测准确率和约 24 FPS 的实时推理吞吐量，其性能比以前的研究提高了 1.7 倍到 1.9 倍。该框架针对更高的吞吐量和性能测量进行了基准测试，并作为一个开源项目在 GitHub 上提供，用于训练和实现在边缘平台上。

    Nov, 2023

  • f-CNN$^{ext {x}}$: 基于 FPGA 的多 CNN 应用映射工具流

    该论文提出了一种自动化设计流程 f-CNN$^{ext {x}}$，用于在 FPGA 上映射多个 CNN，包括一个新的多 CNN 硬件架构和自动化设计空间探索方法，以考虑每个模型的性能要求来分配计算资源和生成可合成加速器。此外，f-CNN$^{ext {x}}$ 采用一种新的调度算法，可以缓解 CNN 之间的内存带宽争用限制，并维持架构的高利用率。实验评估表明，f-CNN$^{ext {x}}$ 的设计比不考虑争用的 FPGA 映射效果提高了多达 50％，并为多 CNN 系统提供了高达 6.8 倍的性能功耗比。

    May, 2018

  • 用于在 FPGAs 上映射卷积神经网络的工具流：调查和未来方向

    本文综述了现有的 CNN-to-FPGA 工具流，包括应用支持、架构选择、设计空间探索方法和性能等关键特性的比较研究，提出了最新 CNN 算法研究引入的主要挑战和目标，并提出了一种统一的评估方法，旨在全面、完整和深入地评估 CNN-to-FPGA 工具流。

    Mar, 2018

  • 基于 FPGA 的混合高效卷积算法的人脸识别

    本研究通过探索多种快速卷积算法，包括 Winograd 和 FFT，并发现了一种将它们应用于不同类型卷积的最佳策略；实现在基于高级综合的可配置 IP 人脸识别加速系统中使用 FaceNet，并利用并行化的优化方案在新型 CNN 体系结构上，实现比高端 NVIDIA GPU 快 3.75 倍的延迟加速，并显著超过先前的 FPGA 结果。

    Mar, 2018

  • 一种基于 FPGA 的加速器，实现对任意核大小的 CNN 的高效支持

    使用 FPGA 的推断加速器，通过优化计算数据流、降低存储需求和优化卷积神经网络的部署，实现了支持任意核大小的卷积神经网络的高效部署，从而在各种基于视觉的应用中取得了卓越的性能。

    Feb, 2024

  • 自动流程实现压缩卷积神经网络，以实现 FPGA 上的高效边缘计算

    本文研究了一种从训练好的 TensorFlow 模型到基于 FPGA 的二值化卷积神经网络系统的自动流程，并在 Cyclone-V FPGA 设备上实现了二值化的 YOLOV2，通过在目标检测上的实验，证明了与 CPU 和移动 CPU 平台相比，在 FPGA 上进行二值化幻化的模型大小和推理速度都有显著的性能提升。

    Dec, 2017

  • 实现边缘智能动态卷积神经网络推理的探索

    本研究提出了动态流式传输模型参数和基于库的方法来实现传统 CNN 架构的可扩展和动态分布式 CNN 推断，利用部分重构技术提高了资源受限的边缘设备的性能，并在 Xilinx PYNQ-Z2 板上实现了 LeNet-5 CNN 模型，具有 92％，86％和 94％的分类准确率。

    Feb, 2022