Sep, 2023

PolyLUT: 学习分段多项式用于超低延迟的 FPGA 基于 LUT 的推理

TL;DR使用多元多项式作为基本构建模块,我们提出了一种新的方法,通过软逻辑将多项式计算隐藏在 LUTs 内部,从而在 FPGA 部署上训练神经网络,实现相同的准确性,同时显著降低延迟和面积。我们在网络入侵检测、CERN 大型强子对撞机的喷气识别和 MNIST 数据集的手写数字识别三个任务中展示了这种方法的有效性。