通过探索 Intelligence Processing Units (IPUs) 的优化技巧以及将专用模型迁移到 IPU 平台，本研究表明 IPU 是机器学习、材料科学和电池研究领域中 GPU 的一种可行加速器替代方案。在多次充放电循环中，本研究还展示了 IPU 上进行有效电导率预测任务时使用卷积神经网络 (CNN) 架构模型与 GPU 执行相当的性能，并通过基准测试发现 Graphcore 的 Bow IPU 相较于 Colossus IPU 有显著的性能改善。

Apr, 2024

研究了使用 AI 技术的多个领域，阐述了深度神经网络的重要性以及针对多模态数据并发处理的多模型或并行 DNN 的管道，提出了新一代 AI 系统将具有多 DNN 工作负载的核心，需要计算机架构的额外突破，能够在 DNN 数量增加时仍保持高性能，同时满足服务质量要求，因此提出了多 DNN 加速器设计的主题。

May, 2022

该论文概述了近年来深度学习加速器的最新进展，并分类了最具影响力的架构和技术，以便提供给读者一个全面的视角，最终提供了一些关于深度学习加速器未来挑战的见解，例如量子加速器和光子学。

Jun, 2023

本文介绍了新型、大规模并行平台 —— 智能处理单元（IPU）的架构和性能，并使用受其目的所驱动的微基准测试来剖析 IPU 的性能行为，同时研究了 IPU 的内存组织和性能、芯片内部和外部互连提供的延迟和带宽、计算能力以及与理论极限相比的实际性能表现，旨在为读者提供简单的心理模型，以便根据涉及的计算和通信步骤来预测应用程序在 IPU 上的性能。

Dec, 2019

本文研究了公开宣布具有性能和功耗数字的多核处理器和加速器的现状，发现其中一些趋势，包括功耗、数字精度以及推理与训练等方面的趋势，并选择并测试了两个低尺寸、重量和功率的商用加速器的实际表现，将其与报道的性能和功耗数值进行比较，并将其与嵌入式应用程序中使用的 Intel CPU 进行评估。

Aug, 2019

我们的工作通过识别最合适的 GPGPU 用于 CNN 推理系统，提出了一种加快 DSE 过程的方法。我们开发了一种快速而精确的技术来预测 CNN 推理过程中的功耗和性能，MAPE 分别为 5.03％和 5.94％。这种方法使计算机架构师能够在开发初期估计功耗和性能，减少了大量原型的必要性。这不仅节省了时间和金钱，同时也改善了上市时间。

Aug, 2023

采用硬件意识神经架构搜索，设计了一类适用于 Edge TPU 的计算机视觉模型，有效提升了实时图像分类性能并在像素 4 的边缘 TPU 上改善了精度 - 延迟权衡。

Mar, 2020

本文提出了一种可扩展的加速器体系结构 DLAU，通过在 FPGA 上实现，使用三个流水线处理单元来提高吞吐量并利用瓦片技术探索深度学习应用程序的局部性来提高性能和维护低功耗，实验结果表明 DLAU 加速器与 Intel Core2 处理器相比，速度提高了 36.1 倍，功耗为 234mW。

May, 2016

本研究提出一种简单且高效的框架，通过存在的硬件加速器来加速各种 XAI 算法，并探索了 Tensor Processing Unit（TPU）加速 XAI 的有效性，利用卷积和傅里叶变换之间的协同关系，充分利用 TPU 在加速矩阵计算方面的本能能力，这种方法可以带来实时结果解释。与现有加速技术相比，基于 TPU 的提议方法可以提供对结果解释时间的巨大改善（平均 39 倍）以及能源效率（平均 69 倍）方面的提升。

May, 2023

人工智能通过深度神经网络持续增长，为了充分发挥其潜力，特定的硬件加速器成为必需品。本文介绍了如何使用抽象计算机体系结构描述语言（ACADL）对人工智能硬件加速器进行建模，并使用它们的描述将深度神经网络映射到加速器上，进而解释时间模拟语义来获取性能结果。

Jan, 2024