Jan, 2024

VeriBug:一个基于注意力机制的硬件设计中的错误定位框架

TL;DR通过深度学习加速芯片设计的调试过程,在硬件设计周期中生成出现故障的可能原因的解释,并突出显示潜在的故障源代码,实验表明其可实现对开源设计和不同类型注入故障的平均故障定位覆盖率为 82.5%。