hardware architecture | BriefGPT

关键词hardware architecture

搜索结果 - 9

TinyCL：自主系统上用于持续学习的高效硬件架构
在资源受限的自主系统上执行连续学习的第一个硬件加速器 TinyCL，通过执行前向传播和反向传播，并进行内存管理和控制，实现了在训练模型上的高效率和高速度。
PDF5 months ago
DeepFire2：一种基于 FPGAs 的卷积脉冲神经网络加速器
DeepFire2 是一种新型的硬件架构，能够在多个逻辑区域上高效地映射大型网络层，大大提高了吞吐量和能源利用率，同时避免了查找表对 SNN 逻辑资源的限制，能够部署大型的 ImageNet 模型，保持每秒超过 1500 帧的吞吐量。
PDFa year ago
一种支持新兴神经编码的资源高效脉冲神经网络加速器
该研究提出了一种新型硬件体系结构，可支持具有新型神经编码的 SNN，并在 FPGA 上对 VGG 神经网络模型进行了部署，从而实现了 25％的功耗和 90％的延迟改善。
PDF2 years ago
GOBO: 基于量化的注意力自然语言处理模型，实现低延迟和高能效推断
GOBO 是一种模型量化技术，将当前 BERT 模型的大部分参数从 32 位浮点数压缩到 3 位，无需调整或重新训练即可同时保持其准确性，在硬件上可用于内存压缩和流量减少.
PDF4 years ago
量子计算用于能源系统优化：挑战与机遇
本文讨论了量子计算在能源系统优化问题上的应用，探讨了量子计算的基本概念与其与经典计算的区别，描述了两个商用量子计算系统的硬件架构。同时，本文还提出了一个使用开源软件工具的示例来解决能源系统优化问题，阐述了经典算法与量子算法的优缺点，重点探讨
PDF4 years ago
神经自干扰抵消的硬件实现
本文介绍了针对非线性数字自干扰（SI）的神经网络 SI 抵消器的硬件架构，并将其与传统的基于多项式的 SI 抵消器的硬件实现进行了比较，结果表明，深度神经网络抵消器的硬件效率高达 312.8 Msamples/s/mm^2，能效高达 0.9
PDF4 years ago
HEAX: 用于加密数据计算的架构
本文提出了 HEAX，一种新的 FHE 硬件架构，可在保护数据隐私的前提下，大幅提高计算性能。该架构利用多种级别的并行性来提高数字变换和基于格密码学的计算。在可重构硬件上的实现表明，相对于传统 FHE 方案，性能提升了 164-268 倍。
PDF5 years ago
ICLR稀疏连接神经网络：实现深度神经网络的高效 VLSI 设计
本文介绍了一种基于稀疏连接实现深度神经网络的方法，并提出了一种有效的硬件架构，该方法可以减少高度复杂的神经网络的内存需求，并且可以降低能耗高昂的问题。该方法的实现可以在三个流行数据集上提高准确性，同时减少高达 90% 的连接和存储需求以及
PDF8 years ago
用于资源高效人工智能应用的三元神经网络
本文提出了基于三值神经网络和师生模型的新型深度学习方法，并在 FPGA 和 ASIC 硬件上实现；相比现有技术，该方案在提高准确率的前提下，节约了高达 3.1 倍的能源。
PDF8 years ago