Feb, 2016

暗硅时代的黑暗内存和加速器丰富的系统优化

PDF
TL;DR在 Dark Silicon 时代，Dark Memory 状态对于算法并行性和局部性与硬件的协同设计是实现能效和高性能的关键，并通过创建特定加速器和使用 Pareto 曲线来解决能源 / 操作和 mm2 / (ops/s）度量空间的能量性能与面积权衡问题。
发现论文，激发创造
  • 面向 DNN 推理的多加速器平台的精度感知延迟和能耗平衡

    该研究提出 ODiMO，是一种硬件感知工具，用于精细映射芯片上的不同加速器，以并行执行 DNN 的不同层，从而降低推理能量消耗或延迟。在三个流行的数据集 / DNN 对上追求在精度与能量或延迟空间中 Pareto 最优网络，在 DIANA 异构超低功耗边缘 AI SoC 上部署后，ODiMO 将能量 / 延迟降低了 33％/31％，而精度下降有限（-0.53％/-0.32％），与手动启发式映射相比。

    Jun, 2023

  • 现代数据密集型应用的异构数据中心架构：机器学习和数据库的案例研究

    本研究通过对数据访问和计算模式的分析，以深度优化算法和硬件，提出了两种利用 PIM 范式进行机器学习和混合事务 / 分析处理的数据中心架构。

    May, 2022

  • 一种 ReRAM 模拟神经训练加速器的能量、延迟、面积和准确性的多尺度共设计分析

    该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。

    Jul, 2017

  • 加速器驱动的数据排列在多核架构上最小化变压器运行时间

    提出了一种新颖的内存数据排列策略，通过硬件加速器的内核大小来有效减小芯片外数据访问，特别对于基于广义矩阵乘法（GEMM）的终端到终端变压器模型推理尤为有益。本研究通过在单核和多核系统中实现和评估提出的加速器驱动的数据排列方法，证明了该方法能够实现高达 2.8 倍的速度提升。

    Dec, 2023

  • 为减少 DNN 加速器的片外数据访问而结合调度、内存分配和张量替换

    通过一个名为 COSMA 的优化框架，我们能够在专用硬件加速器上为 DNNs 找到最佳的操作调度、内存分配和张量替换方式，从而最小化额外数据访问，同时通过分而治之的启发式方法可以将复杂 DNNs 的数据访问降低 85% 以上。

    Nov, 2023

  • 机器学习加速器调查和基准测试

    本文研究了公开宣布具有性能和功耗数字的多核处理器和加速器的现状，发现其中一些趋势，包括功耗、数字精度以及推理与训练等方面的趋势，并选择并测试了两个低尺寸、重量和功率的商用加速器的实际表现，将其与报道的性能和功耗数值进行比较，并将其与嵌入式应用程序中使用的 Intel CPU 进行评估。

    Aug, 2019

  • 2.5D 芯片平台中的硅光子学机器学习加速器

    本文描述了如何将光计算和通信集成到 2.5D 芯片平台中，从而驱动一类新型的可持续扩展的机器学习硬件加速器，以加速新兴的机器学习工作负载，通过跨层设计、硬件 / 软件协同设计和硅光子设计制备。

    Jan, 2023

  • 用于高性能 ADAS SoC 的多端口和共享存储器架构

    介绍一种共享内存架构，以实现高吞吐量的数据流入，并具备适当隔离措施，能满足实时的质量要求；在多个访问主机同时读写的情况下，能够提供高达近 100% 的吞吐量；同时，使该架构具有可扩展性和模块化的设计。

    Sep, 2022

  • 面向 XR 应用的边缘 AI 硬件的基于内存的设计空间探索

    本研究旨在探索面向元宇宙应用的低功耗边缘人工智能能力，通过对手势识别和眼部分割工作负载的研究，以量化和硬件特定瓶颈的影响，评估了不同的硬件设计和不同技术节点，并引入新型的非挥发性存储器技术，证明了能够在满足最低 IPS 的情况下实现能耗显著的降低（> = 24%），同时区域显着缩小（> = 30％）。

    Jun, 2022

  • TIMELY: 将 PIM 加速器中的数据移动和接口推向本地和时域

    本文提出一种名为 TIMELY 的创新性处理内存加速器，通过采用模拟数据局部性、时域接口和仅一次输入读取的映射方法，最大限度地提高了能效，并在能效、计算密度和吞吐量上优于已有的 R$^2$PIM 加速器。

    May, 2020