Jul, 2017

一种 ReRAM 模拟神经训练加速器的能量、延迟、面积和准确性的多尺度共设计分析

PDF
TL;DR该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。
neural networksanalog resistive memoryacceleratorenergy efficiencyperformance
发现论文，激发创造
  • TIMELY: 将 PIM 加速器中的数据移动和接口推向本地和时域

    本文提出一种名为 TIMELY 的创新性处理内存加速器，通过采用模拟数据局部性、时域接口和仅一次输入读取的映射方法，最大限度地提高了能效，并在能效、计算密度和吞吐量上优于已有的 R$^2$PIM 加速器。

    May, 2020

  • 精密且容错的模拟神经网络蓝图

    通过使用残余数系统（RNS），我们研究表明，利用 RNS 基于方法的模拟加速器在只使用 6 位精度的数据转换器的情况下，可以实现优于 FP32 精度的 99% 以上的先进 DNN 推断，而传统的模拟核在相同的 DNN 中需要超过 8 位的精度才能达到同样的准确性。此外，我们还使用 RNS 扩展了该方法到 DNN 训练中，可以使用 7 位整数运算高效地训练 DNN，并达到与 FP32 精度相媲美的准确性。最后，我们提出了一种容错数据流，利用冗余 RNS 纠错码保护计算，以应对模拟加速器中的噪声和误差。

    Sep, 2023

  • 利用计算相变存储进行准确的深度神经网络推断

    介绍了一种在内存计算硬件上训练 ResNet 类型卷积神经网络的方法，并提出了一种基于批标准化参数的补偿技术，可以在映射到 PCM 后实现分类精度高达 93.7％ 的 CIFAR-10 数据集和 71.6％ 的 ImageNet 基准测试的 top-1 精度。

    Jun, 2019

  • 硬件感知训练技术对于提高 TiO2 ReRAM 被动交叉阵列 Ex-Situ 神经网络迁移的鲁棒性的影响

    采用退火和正则方法训练硬件感知型神经网络作为垂直交叉阵列的一种解决方案。

    May, 2023

  • Xcel-RAM：高吞吐 SRAM 计算阵列中的二值神经网络加速

    本文提出了一种在 SRAM 阵列内加速二进制卷积的方法，包括基于电荷共享的 XNOR 和 popcount 运算以及在读位线上添加开关实现 SRAM 阵列分段，采用这种方法可以大大改善整个系统的吞吐量和能耗效率。

    Jul, 2018

  • AnalogNAS: 一种用于准确推断的神经网络设计框架，基于模拟内存计算

    本文提出了一种名为 AnalogNAS 的自动化 DNN 设计框架，目标是部署在模拟内存计算推理加速器上，通过大量的硬件模拟，展示 AnalogNAS 在各种 TinyML 任务上的性能，以及在 64 核 IMC 芯片上实现的模型较 SOTA 模型具有更高的准确性。

    May, 2023

  • 优化模拟人工智能的随机阻性存储裁剪

    通过软硬件协同设计和内存计算优化随机加权模拟阻性存储神经网络的拓扑结构，提高了基于模拟计算的人工智能硬件的能效和分类性能。

    Nov, 2023

  • NEON: 基于抗性随机存取存储器神经网络加速器的非线性操作高效支持

    通过将非 MAC 操作转化为轻量级但高度准确的神经网络，NEON 是一种新的编译器优化方案，能够在 RRAM 中实现端到端的 NN 工作负载执行，从而提高性能和能源效率。

    Nov, 2022

  • RACE-IT: 用于内存中 Transformer 加速的可重构模拟 CAM - 交叉栏引擎

    Transformer 模型使用我们提出的 Compute-ACAM 结构以及使用模拟输入和数字输出的能力，通过在模拟域内对 Transformer 模型中的所有操作进行高效执行来提高性能，并大大降低能耗。

    Nov, 2023

  • 利用残留数系统设计高精度模拟深度神经网络加速器

    本文介绍了一种利用余数系统 (RNS) 来组成高精度操作的方法，从而在安宁卡尔作为高精度数模转换器 (A/D 转换) 的系统中实现了高准确性和良好的能量效率，并且使用 RNS 的误差容错能力可以实现具有容错性的模拟加速器，并且相较于常规定点方法，RNS 可以降低数据转换器的能耗数个数量级。

    Jun, 2023