本文描述了一种硬件构建块，用于概率自旋逻辑（PSL）架构，它由嵌入式 MTJ 和电容电压加法器组成，并使用加权 p 位通过电线互连设计和完整解决了一个小规模的 NP 完全问题 —— 子集求和问题。

Jan, 2018

本文提出了一种异构计算器，该计算器将基于随机磁隧道结的概率位（p-bits）与现有的 CMOS 技术相结合，恰当的设计提高了概率计算的能效，提供了比仿真高质量的随机比特。

Apr, 2023

Moore's Law slowdown necessitates scalable and energy-efficient hardware for AI algorithms, with probabilistic computing and spintronic devices showing promise in designing integrated p-computers for the emerging field of machine learning and quantum physics.

Oct, 2023

提出了三值瞬时噪声逻辑的一种可能表示形式，其中第三个值是一个不确定的位值，在人工智能应用中可能会有用。探讨了一些逻辑门。三元宇宙相比标准二元宇宙具有显着优势：在任何时钟周期内其振幅从不为零。因此，之前的二进制算法可以在三元系统中不经修改地运行而无需担心宇宙中为零值的问题。

May, 2023

该论文研究证明了所有基础一位量子门和两位 XOR 门可以作为量子通用门集，探究了构建所需的基本门数量，其中特别关注了广义的 Deutsch-Toffoli 门和任意 n 位酉操作所需门的数量。

Mar, 1995

非线性行为对于在无序杂质网络器件中的跳跃输运具有重要作用，通过控制电极施加的电压可以调整输入电极施加的电压与输出电极测量的电流之间的关系，在此基础上使用 Monte Carlo 模拟分析可变范围跳跃输运的关键非线性方面，以实现布尔逻辑门。

Dec, 2023

Bayesian Bits 是一种通过梯度优化实现联合混合精度量化和剪枝的实用方法，其采用一种新的量化操作分解，并引入可学习的随机门，通过对门进行近似推理，可以获得精度与效率之间更好的平衡的剪枝混合精度网络。

May, 2020

研究基于电路复杂度的先验模型，并使用它们来学习部分信息中的布尔函数。该模型假设，布尔函数或布尔字符串由一些电路的贝叶斯混合生成。在电路复杂度方面表现良好。

Jun, 2023

通过多个随机取样的网络模型的集成决策，提高比特神经网络在分类准确性方面的性能，并使用硬件高效的随机舍入程序对其进行评估。我们的方法对于提高嵌入式比特神经网络的有效性具有贡献。

Nov, 2016

通过提出一种基于二进制值的神经网络训练方法 (BNN)，实现了通过基本的比特逻辑实现神经网络的前向传递。在资源受限的环境中，BNN 可以取代浮点数运算，减少存储空间占用、内存带宽、以及硬件能耗。同时，我们提出了权重压缩和噪声反向传播等训练技术，生成功能基本与实数网络相当的 BNN。通过在 MNIST 数据集上进行实验，我们证明了 BNN 表现出竞争性的性能并节省大量计算资源。

Jan, 2016