Jun, 2022

基于多核CPU的高吞吐量、低延迟软件无线电领域领域特定语言

HTML
PDF
TL;DR本研究提出一个新的领域特定嵌入式语言（DSEL），专门用于软件定义无线电（SDR），它允许构建高效的软件数字通信系统，可以利用现代处理器架构的并行性，提取数字通信系统的时间和空间并行性，以实现全数字卫星电视广播标准 (DVB-S2) 的接受和发射。
发现论文，激发创造
  • DSL组合的形式代数框架

    本研究讨论了一种使用代数结构来建模元语言的正式框架，以编写、组合和提供DSL抽象之间的互操作性，目的是为了验证元语言的组成性质。通过构建这个正式框架，并通过我们针对DARPA V-SPELLS计划所开发的管道，我们的论文全面讨论了此验证流程的概览。验证流程拆分为四个主要组件：第一是在Coq中提供元语言的正式模型；第二是在Coq中给出我们选择的代数结构的说明；第三，我们需要在Coq中实现我们的代数结构的具体实例，并给出Coq的证明，证明这个实现符合第二步的规范；最后，在Coq中给出元语言的正式模型是第三步实现的一个实例的证明。

    Feb, 2023

  • 会话式硬件设计的挑战与机遇

    研究人员探讨了使用最新的 LLMS 技术来进行硬件设计所面临的挑战与机遇，并使用代表性基准套件对其进行了全面的测试和评估，最终实现了全球首个完全由人工智能编写的硬件描述语言。

    May, 2023

  • ACCL+：基于FPGA的分布式应用集合引擎

    为了方便开发分布式 FPGA 应用，本文提出了一种开源的多功能基于 FPGA 的集体通信库 ACCL+，可以作为 CPU 应用的集体卸载引擎，同时通过两个应用案例展示其在分布式深度学习推荐推理中的关键作用和高效性能。

    Dec, 2023

  • 从英语到ASIC：大型语言模型的硬件实现

    通过优化LLM的核心自然语言模型和重新组织HDL代码数据集，提高生成精确且高效ASIC设计的模型能力，从而简化和加速复杂电路设计的LLM辅助框架，以满足HDL编码的复杂需求并优化ASIC开发流程。

    Mar, 2024

  • sDAC -- 语义数字模拟转换器用于语义通信

    该论文提出了一种新颖的语义数字模拟转换器（sDAC），用于语义通信和数字通信的兼容性。sDAC是一个简单而高效的生成模块，用于实现数字和模拟的双向转换，并在不同语义模型、任务、调制方法、信道条件和量化顺序下展示了较高的生成性能和信道稳健性。

    Apr, 2024

  • 基于Ongoing LLMs的数字ASIC设计：策略和前景

    本文提出了用于数字ASIC设计的LLMs的目标策略，改善了LLMs生成HDL代码的可靠性和准确性，并详细介绍了一个基于LLMs开发的简单三相脉宽调制发生器项目的实际示范，展示了LLMs增强数字ASIC设计的潜力。

    Apr, 2024

  • VHDL-Eval: 用于评估大规模语言模型在VHDL代码生成中的框架

    介绍了一个专门用于评估大型语言模型在VHDL代码生成任务中性能的全面评估框架，并强调了现有LLMs在VHDL代码生成中面临的挑战和改进空间。

    Jun, 2024

  • 重审VerilogEval：更新的LLM、上下文学习与规范到RTL任务

    本研究解决了大型语言模型（LLM）在数字硬件代码生成中的应用不足问题。通过改进的VerilogEval基准测试，我们引入了故障分析和新提示，扩展了任务支持，显著提高了GPT-4 Turbo在规范到RTL任务上的通过率至59%。研究表明，适当的提示工程对于模型表现至关重要，并且持续推动模型的开发和部署。

    Aug, 2024

  • DSP-MLIR：用于数字信号处理的MLIR方言

    本研究解决传统数字信号处理编译器在低级别（C级/汇编级）编译过程中优化机会丧失的问题。通过采用MLIR框架引入DSP方言，该方法在方言级别实现领域特定优化，并在样本DSP应用中展示其有效性。研究表明，这些优化可将执行时间提高至10倍，显著改善了应用性能。

    Aug, 2024

  • 大型语言模型的硬件加速：全面调查与比较

    本研究解决了大型语言模型（LLMs）加速的技术比较难题，特别是在不同硬件平台之间的公平性问题。论文通过研究各类硬件加速器的框架，并在同一技术基础上对其性能和能效进行外推，以提供更公正的比较。研究结果有助于推动硬件加速器在自然语言处理中的应用和优化。

    Sep, 2024