Mar, 2023

PowerPruning: 为高效神经网络加速选择权重和激活函数

PDF
TL;DR本文提出 PowerPruning 方法，通过选择在 MAC 操作中消耗更少功率的权重，以及考虑所选择权重的时序特征和所有激活转移，进一步选择导致小延迟的权重和激活，从而在不修改 MAC 单位的情况下减小了 MAC 单位敏化电路路径的最大延迟，实现了进一步的供应电压灵活缩放，使得该方法能够在仅有轻微精度损失的情况下，最多可将硬件上深度神经网络的功耗降低 78.3%。
发现论文，激发创造
  • 卷积神经网络的加速器感知剪枝

    在嵌入式环境中，卷积神经网络因其过多的权重存储和算术运算而未能得到广泛应用，为解决这一问题，本文提出了一种新的修剪方案，以反映加速器架构，通过此方案，性能得到了大幅提升，并成功应用于 AlexNet，VGG16，ResNet，MobileNet 等多种网络模型。

    Apr, 2018

  • 基于二次幂量化的神经网络能效硬件加速

    通过使用二次幂量化和基于位移乘累加运算代替传统的乘累加运算，以及基于对数量化的新型剪枝方法，本文在基于 Zynq UltraScale + MPSoC ZCU104 SoC FPGA 的硬件神经网络加速器中实现了 Power-of-Two (PoT) 权重，实现了至少 $1.4x$ 的能效提升。

    Sep, 2022

  • 面向低功耗计算机视觉的即时深度神经网络优化控制

    移动设备上处理视觉数据具有多种应用，但现有的计算机视觉技术通常过于耗电无法部署在资源受限的边缘设备上。本文提出一种新技术，通过引入超参数来动态调整深度神经网络的精确度和能源消耗，无需重新训练即可适应不同边缘应用的硬件约束与精确度要求。该技术称为 AdaptiveActivation，实验证明其在流行的边缘设备上可以达到基准的误差范围内，并且比基准技术所需内存减少了 10% 到 38%，从而提供更多的精确度与效率权衡选项。

    Sep, 2023

  • 深度神经网络的超低精度无乘训练

    本文提出了一种自适应分层比例缩放的位编码量化（ALS-POTQ）方法和无乘积 MAC 的方法（MF-MAC），可以消除线性层中所有 FP32 乘法和重量偏差校正和参数化比率裁剪技术来提高稳定性和提高准确性，从而获得比现有方法更高的能源效率和准确性。

    Feb, 2023

  • 通过修剪激活梯度加速 CNN 训练

    通过修剪更小的梯度和考虑激活梯度的统计分布，我们提出了一种方法来加速 CNN 训练，这将不会影响准确率。

    Aug, 2019

  • 面向神经进化系统的物理合理性研究

    通过最大化神经进化框架下人工神经网络模型的准确性和最小化功耗，本研究提出了一种新的变异策略，引入了模块层的随机重新引入，通过训练过程中同时训练两个模型以推动其中一个模型的功耗更低且准确性相似，结果表明功耗降低了 29.2%，但预测性能基本不受影响。

    Jan, 2024

  • 基于交叉栅极模拟内存加速器的 ADC 效率提升的修剪方法

    通过识别三个关键属性，我们提出了一种适用于 ADC 特定效率低下问题的剪枝方法，实现 ADC 能量的降低并减少精度损失，从而提高深度学习效率。

    Mar, 2024

  • 初始化时的鲁棒剪枝

    深度神经网络修剪方法的全面理论分析及其在各种网络架构上的实验验证。

    Feb, 2020

  • 硬件感知的 DNN 压缩：通过多样化剪枝和混合精度量化

    通过联合采用修剪和量化，利用强化学习探索与低能耗相关的设计空间及其精度损失，我们提出了一种自动压缩深度神经网络的硬件感知框架，能够在嵌入式深度神经网络加速器上实现能耗最小化。实验结果表明，相比现有方法，我们的框架平均能耗降低 39%，平均精度损失为 1.7%。

    Dec, 2023

  • EncodingNet：一种基于编码的有效神经网络加速的 MAC 设计

    通过基于编码的新型数字 MAC 设计，用简单逻辑门替换了乘法器，用宽位表示投射结果，通过逐位加权累积实现加法，从而减小电路面积和提高功耗效率，测试结果表明该设计能够降低电路面积高达 79.63%，减少 DNN 执行功耗最多 70.18%，同时保持良好的神经网络准确性。

    Feb, 2024