为了应用 DNN 在移动设备中，我们提出了压缩 QNN 的新编码方案，使用 {-1, +1} 将其分解成多个二进制网络，使用位运算 (xnor 和 bitcount) 实现模型压缩、计算加速和资源节约。我们的方法非常适合在 FPGA 和 ASIC 上使用，验证了在大规模图像分类 (例如 ImageNet) 和物体检测任务中具有与全精度相近的性能。

May, 2019

本文提出 PowerPruning 方法，通过选择在 MAC 操作中消耗更少功率的权重，以及考虑所选择权重的时序特征和所有激活转移，进一步选择导致小延迟的权重和激活，从而在不修改 MAC 单位的情况下减小了 MAC 单位敏化电路路径的最大延迟，实现了进一步的供应电压灵活缩放，使得该方法能够在仅有轻微精度损失的情况下，最多可将硬件上深度神经网络的功耗降低 78.3%。

Mar, 2023

该研究提出了一种新型硬件体系结构，可支持具有新型神经编码的 SNN，并在 FPGA 上对 VGG 神经网络模型进行了部署，从而实现了 25％的功耗和 90％的延迟改善。

Jun, 2022

本文提出了一种自适应分层比例缩放的位编码量化（ALS-POTQ）方法和无乘积 MAC 的方法（MF-MAC），可以消除线性层中所有 FP32 乘法和重量偏差校正和参数化比率裁剪技术来提高稳定性和提高准确性，从而获得比现有方法更高的能源效率和准确性。

Feb, 2023

本文研究了在 DNNs 中将传统的 MAC 操作替换为使用 product quantization 时的计算和内存占用情况，采用不同的 PQ 设置和训练方法，设计了第一个定制的硬件加速器来评估运行 PQ 模型的速度和效率，发现与高度优化的传统 DNN 加速器相比，PQ 配置能够使 ResNet20 的面积性能提高 40% 至 104%，且硬件性能优于近期的 PQ 解决方案 4 倍，只有 0.6% 的精度降低，为 PQ 模型的更广泛采用铺平了道路。

May, 2023

通过引入 Converting Autoencoder 和 intraclass clustering 方法，本研究设计了 EncodeNet 框架，提高了 DNN 模型的准确性而不增加模型大小，并在 CIFAR-10 和 CIFAR-100 数据集上取得了比知识蒸馏和注意力机制更高的准确度。

Apr, 2024

本研究提出了一种通用和统一的框架，通过多级现场生成机制和混合精度基准，实现了高分辨率参数的即时恢复，从而以最小的硬件开销直接将昂贵的内存交易转换为超快的芯片内计算，提高了内存效率 10-20 倍。

Aug, 2021

本文研究神经架构搜索的编码方式对性能的影响，通过理论推导和实验比对，发现编码方式是设计上的重要决策，对性能有显著影响。

Jul, 2020

通过使用二次幂量化和基于位移乘累加运算代替传统的乘累加运算，以及基于对数量化的新型剪枝方法，本文在基于 Zynq UltraScale + MPSoC ZCU104 SoC FPGA 的硬件神经网络加速器中实现了 Power-of-Two (PoT) 权重，实现了至少 $1.4x$ 的能效提升。

Sep, 2022

我们引入一种基于编码的保护方法 ——DeepNcode，用于防范神经网络的位翻转攻击，实验结果表明，在 4 位和 8 位量化网络中，保护幅度分别提高了 7.6 倍和 12.4 倍，内存开销从原始网络大小的 50% 开始，而时间开销可忽略不计。此外，DeepNcode 不需要重新训练，也不改变模型的准确性。

May, 2024