ChiPFormer 离线决策 Transformer 实现可转移的芯片布局

Jun, 2023

ChiPFormer 离线决策 Transformer 实现可转移的芯片布局

ChiPFormer: Transferable Chip Placement via Offline Decision Transformer

Yao Lai, Jinxin Liu, Zhentao Tang, Bin Wang, Jianye Hao...

TL;DRChiPFormer 是一种离线强化学习算法，通过学习固定数据集，实现在芯片设计中的可转移放置策略，该算法不仅在多任务设置下更有效地利用了离线布局设计以学习可转移的策略，而且对于未知的芯片电路，有效的 fine-tuning 可将放置时间从几小时缩短至几分钟，在 32 个芯片电路的实验中，ChiPFormer 不仅大大提高了放置质量，而且相比最近的最先进技术，还将运行时间缩短了 10 倍。

Abstract

Placement is a critical step in modern chip design, aiming to determine the positions of circuit modules on the chip canvas. Recent works have shown that reinforcement learning (RL) can improve human performance

chip design reinforcement learning placement policy offline data multi-task setting

发现论文，激发创造

使用深度强化学习进行芯片布局

本文提出了一种基于学习的芯片布局方法，使用强化学习将芯片画布上芯片网络节点的摆放视作问题，并训练代理人生成以往未见芯片块的优化布局，最终旨在最小化能耗、性能与面积（PPA）。实验结果表明，该方法可在 6 小时内生成可与人工专家相媲美的布局。

Apr, 2020

DevFormer: 上下文感知设备部署的对称 Transformer

本文介绍了一种基于 Transformer 的 DevFormer 架构，应用于硬件设计的优化问题中，其通过引入相对位置嵌入和操作置换对称性等强归纳偏差以有效地捕捉硬件上下文，以便使用有限的离线数据实现高效的设计优化，并在去耦合电容器放置问题上表现出优越的性能，同时通过减少组件数量超过 30％，在模拟和实际硬件中为其成为最先进的方法，并进一步展示了在其他离线环境下基于组合优化任务上的有希望的结果。

May, 2022

基于图表示的学习排序芯片排列顺序探索

提出一种基于学习排序网络的芯片组件布置方法，通过优化放置顺序以降低芯片间互连线长度和系统温度，从而显著改善芯片组件布置过程中的性能。

Apr, 2024

芯片设计中联合学习解决放置和路由问题

通过深度强化学习方法 DeepPlace 和 DeepPR，结合梯度优化和强化学习，编码输入宏单元的全局图层和本地节点层信息的多视图嵌入模型，并通过鼓励探索的随机网络蒸馏方法，有助于解决现代芯片设计过程中的放置和路由问题。

Oct, 2021

芯片布局的灵活多目标强化学习

本文提出一种灵活的多目标强化学习方法 (MORL)，使用单个预先训练的模型来支持具有推理时间变量权重的目标函数，并成功地将其应用于芯片布局中，有效地生成多个目标的 Pareto 前沿。

Apr, 2022

基于强化学习的人类约束下的直角宏放置

该研究提出了一种利用 Google 的电路训练方法 (G-CT) 的方法，提供了一种基于学习的宏放置器，不仅支持放置矩形案例，而且遵循重要的人类设计原则，实验证明了该框架在实现功耗 - 性能 - 面积（PPA）指标上的有效性和与人工干预产生的高质量放置的可比性，并且该方法显示出解决不同宏形状和布局区域的潜力。

Nov, 2023

CtrlFormer: 基于 Transformer 学习可转移的状态表示，用于视觉控制

提出了一种称为 CtrlFormer 的控制变压器模型，用于训练在样本利用效率方面表现良好的可转移状态表示，在视觉控制任务方面表现出色，并在 DMControl 基准测试中达到了当前先进方法的最高样本利用效率水平。

Jun, 2022

RLPlanner：基于强化学习的芯片组快速热分析平面布局

基于片上系统的早期平面布局工具 RLPlanner 引入了一种新颖的快速热评估方法，利用先进的强化学习方法共同最小化总线长度和温度。RLPlanner 结合快速热评估方法，在类似的运行时间内，相比于经典的模拟退火方法 HotSpot，平均提升了 20.28% 的目标优化效果（联合考虑线路长度和温度）

Dec, 2023

基于深度强化学习的 FPGA 分而治之布局

本文介绍了学习在可编程门阵列（FPGA）中放置逻辑块的问题和一种基于学习的方法，通过强化学习（RL）来最小化线长，同时提出了一种新颖的分解方法以解决在芯片上放置多个块时的大搜索空间问题。实证实验评估了学习和分解范式在 FPGA 放置任务中的有效性。

Apr, 2024

RoutePlacer：基于图神经网络的端到端可布线感知布局器

RoutePlacer 通过训练 RouteGNN（一个自定义图神经网络）来预测布局的可路由性，并在布局过程中实现端到端的可路由性优化，从而减少 Total Overflow 并提高布线质量。

Jun, 2024