本文介绍了一种利用问题对称性的、数据效率高的神经网络译码器来纠正量子计算中的错误，该译码器可以自适应噪声分布，能够与先前的神经网络译码器相比实现最先进的准确性。

Apr, 2023

量子错误纠正是量子计算的一个关键挑战，本研究提出了一种基于 Transformer 的 QEC 解码器，它利用自注意力实现了全局感受野，结合了局部物理错误和全局奇偶标签损失的训练方法，以及其对不同码距的有效迁移学习能力，实现了较佳的逻辑错误率和节省 10 倍以上的训练成本。

Nov, 2023

一种保护量子信息免受噪音诱导错误的有前途的策略是将其编码到拓扑量子存储设备的低能态中。在现实情况下，对于这种存储器的读出错误却不为人所熟知。我们研究在存在诸如淬灭性紊乱等通用扰动的情况下，解码编码在拓扑稳定子哈密顿量的基态中的量子信息的问题。首先，我们通过证明在这种扰动的量子码中，基于稳定子的纠错和解码方案能够适当地发挥作用，从而使得解码误差按照基础未扰动码的距离呈指数下降。然后，我们证明了量子神经网络（QNN）编码器可以几乎使读出错误有二次改善。因此，我们证明了在解码现实量子纠错码时使用 QNN 的有利，这一结果使得在近期实验室环境中可以探索更广泛的非稳定子码范围。

Jan, 2024

我们提出了一种基于循环和 Transformer 的神经网络解码器，可以学习解码表面码（surface code），并在真实世界的数据中击败现有的算法解码器，在距离为 3 和 5 的表面码上优于 Google 的 Sycamore 量子处理器。在模拟数据上的实验显示，我们的解码器在包括串扰、泄漏和模拟读出信号等现实噪声的情况下，能够保持其优势，并且在训练过的 25 个循环之外依然能够保持准确性。我们的研究展示了机器学习通过直接学习数据的能力，凸显出机器学习在解码量子计算中作为一个强有力的竞争对手。

Oct, 2023

本文提出了一种基于神经网络的深度量子错误解码器，引入了综合编码对系统噪音的初始估计进行迭代优化，并实现了在重复综合抽样下的有效解码。通过以可微目标直接优化在有限场上计算的逻辑错误率，该方法实现了量子纠错码解码的高效性，超过了现有的神经网络和经典解码器。

Jan, 2023

本文采用深度 Q 学习等方法，通过重复交互训练解码器和编码器，解决了表面码的复杂错误纠正问题。

Oct, 2018

介绍了一种在内存计算硬件上训练 ResNet 类型卷积神经网络的方法，并提出了一种基于批标准化参数的补偿技术，可以在映射到 PCM 后实现分类精度高达 93.7％ 的 CIFAR-10 数据集和 71.6％ 的 ImageNet 基准测试的 top-1 精度。

Jun, 2019

在 6G 网络中，确保极高的可靠性对于信道编码至关重要。我们提出一种创新的解决方案，即增强型神经最小和（NMS）解码器，通过采用新颖的训练方法，在 5G 低密度奇偶校验（LDPC）码中实现了优越的性能，并满足了 6G 低误码要求，同时具备高度的实际应用性。

May, 2024

利用基于循环神经网络的机器学习模型来优化动力解耦（DD）序列，通过对比实验结果表明该方法能够提高量子存储器的性能和噪声抑制，且易于在实验中执行。

Apr, 2016

本研究通过利用 memristive 和 memcapacitive 交叉阵列在低功耗机器学习加速器中的应用，提供了一个综合的深度神经网络 (DNN) 的共同设计框架；该模型采用混合 Python 和 PyTorch 方法实现，考虑了各种非理想因素，在 8 层 VGG 网络上，对 CIFAR-10 数据集分别使用 memristive 和 memcapacitive 交叉阵列，实现了卓越的训练准确率 (90.02% 和 91.03%)；此外，本文还引入了一种使用运算跨导放大器 (OTA) 和电容器模拟 meminductor 设备的新方法，展示了可调节的行为；在 60 MHz 下，180 nm CMOS 技术的晶体管级仿真表明所提出的 meminductor 模拟器具有 0.337 mW 的功耗，进一步在神经形态电路和 CNN 加速器中进行了验证，训练和测试准确率分别达到了 91.04% 和 88.82%，值得注意的是，仅使用 MOS 晶体管确保了单片 IC 制造的可行性，这项研究为探索高效和高性能的机器学习应用的先进硬件解决方案作出了重大贡献。

Mar, 2024