Aug, 2023

INR-Arch:隐式神经表达处理中的任意阶梯度计算的数据流架构与编译器

TL;DR本文介绍了一个硬件优化的数据流架构,用于将计算图形的高阶梯度转化为硬件优化;该架构通过设计一个使用 FIFO 流和优化计算内核库的数据流架构,并提出一个编译器来提取和优化计算图形,以实现最大吞吐量,同时确保无死锁操作,并输出 FPGA 实现的高级综合(HLS)代码,从而实现了 1.8-4.8 倍和 1.5-3.6 倍的加速比,以及较低的内存使用率和能耗延迟乘积。