Feb, 2024

在 FPGAs 上加速本地 Laplacian 滤波器

TL;DR提供了一种在 FPGA 上实现的硬件加速器,用于解决局部拉普拉斯滤波问题。该加速器能够充分利用局部拉普拉斯滤波算法中可用的并行性,同时最大限度地减少在芯片 FPGA 上的资源利用率,与优化的基准 CPU 实现相比,处理 1MB 图像的速度提高了 7.5 倍。据我们所知,我们在研究文献中没有意识到有其他硬件加速器提出来解决局部拉普拉斯滤波问题。