Apr, 2024

对 Arm Ethos-U55 嵌入式机器学习加速器软错误容忍性的表征

PDF
TL;DR通过大规模的 RTL 级故障注入以及选择性保护硬件结构，本研究对 Arm 的 Ethos-U55 进行可靠性研究，展示了满足 ASIL-D 安全标准的优化配置，并在仅增加 38% 面积开销的情况下实现安全性。
neural processing unitsnpureliability studyresiliencysafety-critical applications
发现论文，激发创造
  • 特别会议：DNN 加速器的逼近和容错性

    本文研究了 DNN 加速器的逼近计算和容错能力，提出使用逼近算术电路代替昂贵的故障注入检测，并开发了 GPU 模拟方法，同时通过网络故障的传播和掩蔽来实现精细化容错分析

    May, 2023

  • 使用逼近误差的 DNN 故障韧性分析的评估器

    本文提出了一种名为 APPRAISER 的新型弹性评估方法，旨在通过采用近似计算错误的概念，为保障安全性的深度神经网络（DNN）体系结构而设计，以解决现有方法中时间、设计和控制复杂性的各种问题，它可以在评估过程中提供数千倍的加速，并保持高准确性。

    May, 2023

  • 强缺陷神经形态硬件鲁棒训练方法的实验演示

    硬件感知训练和统计感知训练在神经网络中的应用，以应对硬件非理想性和缺陷的影响，提高网络性能。

    Dec, 2023

  • 基于定点计算阵列的 DNN 加速器激活错误可靠性探索

    本文提出了一种全面的方法，用于探索和评估量化对模型准确性、激活故障可靠性和硬件效率的三方面影响。通过各种量化感知技术、故障注入和硬件实现，实现了全自动化的框架，并提出了一种轻量级保护技术，以确保最终基于系统阵列的 FPGA 实现的可靠部署。实验结果表明，量化对可靠性、硬件性能和网络准确性具有重要影响，特别是网络激活中的瞬态故障方面。

    Jan, 2024

  • 面向卷积神经网络的快速准确软错误仿真

    本文提出了一种基于误差模拟引擎的可靠性分析框架，通过利用从详细的故障注入活动中提取的一组经过验证的误差模型，定义卷积神经网络操作器输出的损坏模式，并在故障注入和错误模拟之间架起了一座桥梁，实现了结合两者优势的目的。实验结果表明，与 SASSIFI 相比，本文提出的方法在故障效应的函数错误模拟方面实现了约 99％的准确度，在与 TensorFI 的速度提升方面实现了 44x 至 63x 的范围。

    Jun, 2022

  • Marsellus：一种异构 RISC-V AI-IoT 终端节点 SoC，具有 2 至 8 位 DNN 加速和 30％增强自适应体偏置

    研究了一种在低功耗下运行的数字信号处理器，用于人工智能物联网系统中的深度神经网络推断和浮点运算，结合硬件加速达到高效率运行。

    May, 2023

  • 利用抗阻交叉点器件加速深度神经网络训练

    本篇论文提出了利用抵抗处理单元（RPU）设备加速深度神经网络（DNN）训练的概念，通过使用 RPU 设备，可以在更短的时间内，使用更少的功耗来完成大规模 DNN 的训练，并且可以实现比现有技术高达 30000 倍的加速因子和 84000 GigaOps /s/ W 的功率效率。

    Mar, 2016

  • Xilinx 深度学习处理单元在中子辐照下的评估

    本文研究了 Xilinx 深度学习处理单元在中子辐照下的可靠性，分析了单粒子事件效应对 Xilinx Ultrascale+ MPSoC 上运行 resnet50 模型的 DPU 准确性的影响。

    Jun, 2022

  • 神经形态硬件上机器学习工作量的高效部署

    本文提供了一种将预先训练的深度神经网络 (DNNs) 转换成脉冲神经网络 (SNNs) 的通用指南，并介绍了一些在神经形态硬件上部署转换后的 SNNs 的技术，可显著改进其延迟，功耗和能耗。实验结果表明，与 Intel Neural Compute Stick 2 相比，使用我们的 SNN 改进技术， Intel 的神经形态处理器 Loihi 在测试的图像分类任务中功耗降低了最多 27 倍，能耗降低了最多 5 倍。

    Oct, 2022

  • 关于资源受限硬件平台的神经架构搜索

    提出了一种新的框架，用于在限制条件下寻找最优的量化神经架构并实现在给定的硬件规格上，该框架使用 FPGAs 来实现和测试设计并在 CIFAR10 任务中提高了 18％至 68％的准确性。

    Oct, 2019