Apr, 2024

在粒子探测器读出中,130 纳米和 28 纳米 CMOS 嵌入式 FPGA 的机器学习发展

TL;DR使用嵌入式可编程门阵列(eFPGA)技术在应用特定集成电路(ASIC)的设计中实现可重构逻辑,将 ASIC 的低功耗和高效性与 FPGA 的易配置性相结合,尤其适用于下一代对撞机实验数据流中的机器学习用例。通过开源框架 “FABulous”,设计了使用 130 纳米和 28 纳米 CMOS 技术节点的 eFPGA,并经过测试进行了验证。通过模拟高能粒子经过硅像素传感器和基于机器学习的分类器的测试,验证了 eFPGA 作为前端读出芯片的能力。通过在 eFPGA 上成功合成和配置传感器数据的降维算法,以完美准确度复现了预期算法结果。讨论了对 eFPGA 技术的进一步发展以及其在对撞机探测器读出中的应用。