Sep, 2024

用于模拟/数字神经形态架构的真实模拟框架

HTML
PDF
TL;DR本文解决了传统神经网络仿真工具在混合信号神经形态硬件中的局限性，提出了一种专门为混合信号电路设计的软件脉冲神经网络模拟器ARCANA。通过与现有神经形态处理器的测量结果相匹配，本研究有效地展示了这一框架在优化参数和加速计算方面的潜力，为新的学习规则和处理架构的开发提供了可靠的基础。
发现论文，激发创造
  • 提高前馈神经网络在脉冲神经形态芯片中的分类准确性

    使用新的二进制硬件跨棒学习算法实现深度神经网络在TrueNorth芯片上的部署，可在以前工作的基础上实现显著提高（76％与86％准确度）同时保持良好的性能 MNIST手写数据集。

    May, 2017

  • 一种可扩展的多核架构，具有异构存储器结构的动态神经形态异步处理器（DYNAPs）

    本研究提出了一种将分层和网格路由策略与异构存储器结构相结合的新型路由方法，旨在最小化存储要求和延迟，同时通过参数配置最大化编程灵活性，从而支持广泛的基于事件的神经网络体系结构。通过实现原型多核神经形态处理器芯片并将其应用于快速对动态视觉传感器(DVS)中闪现的视觉符号进行实时分类的卷积神经网络，验证了所提出的方案。

    Aug, 2017

  • 脉冲神经网络大小和韧性的多目标优化

    本文研究了神经形态计算在两个不同的神经形态结构下，使用进化算法和多目标适应函数来缩小神经网络的体积，并提高其对硬件故障的适应能力。实验结果表明，该策略可以在减小神经网络体积的同时提高其抗故障性能。

    Feb, 2020

  • 脉冲神经网络的硬件实现与挑战：一项调查

    该文概述了脉冲神经网络及其硬件实现的现状和趋势，介绍了在算法选择和训练机制方面的工作，描述了利用硬件提高该算法特性的策略以及相关的优点和挑战。

    May, 2020

  • 深度学习加速的数字硬件视角：是否需要加速处理器？

    该研究比较了人工神经网络和脉冲神经网络的数字硬件加速技术和平台，以回答在设计新硬件时何时应参考大脑并何时应忽略的问题。

    Jun, 2023

  • DYNAP-SE2：一款可扩展的多核动态神经形态异步脉冲神经网络处理器

    通过仿生神经系统的方法，我们提出了一种脑启发式的平台，用于原型设计实时事件驱动的脉冲神经网络（SNNs），该系统支持模拟动态和现实的神经处理现象，并具有低延迟的异步数字电路以及模拟电路来实现这些功能。

    Oct, 2023

  • 推进神经形态计算：利用脑码单元和基本码单元的混合信号设计技术

    介绍了一种突破性的数字神经形态结构，创新地结合了脑代码单元（BCU）和基础代码单元（FCU），采用混合信号设计方法。通过利用开放源数据集和材料科学的最新进展，我们的研究旨在提高神经形态系统的计算效率、准确性和适应性。通过实验，我们证明了我们的系统在各种指标上的有效性，为神经形态计算提供了坚实的基础，并为该领域未来的发展奠定了基础。

    Mar, 2024

  • 用于数字事件驱动神经形态处理器的具备硬件意识的模型训练

    本文提出了一种框架，用于在数字神经形态硬件中训练和部署高性能尖峰神经网络模型（SNNs），其中除了神经突触的突触权重外，还进行了协同优化的突触延迟。评估了在两个神经形态数字硬件平台（Intel Loihi和Imec Seneca）上训练的模型，并展示了从软件到硬件的过渡过程中的最小精度降低。

    Apr, 2024

  • GPU-RANC：CUDA加速的神经形态结构仿真框架

    我们介绍了RANC的基于GPU的基于时间准确性模拟实现，并在各种使用情况下量化了通过GPU实现的加速性能提升。通过512个神经形态核心的MNIST推理应用程序，我们展示了与RANC模拟器串行版本相比高达780倍的加速。我们相信，RANC生态系统现在提供了一个更可行的研究途径，可以探索加速SNNs的不同优化，并通过快速收敛到优化的神经形态架构来进行更丰富的研究。

    Apr, 2024

  • 当内存计算遇到脉冲神经网络：设备-电路-系统与算法的协同设计视角

    本研究探讨了脉冲神经网络 (SNNs) 与模拟内存计算 (IMC) 之间的结合，针对低功耗边缘计算环境的巨大潜力展开讨论。通过深入分析设备、电路和系统层面，识别了由设备限制引起的关键系统瓶颈，并提出了相应的算法-硬件协同设计技术以优化性能。

    Aug, 2024