该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。

Jul, 2017

研究了一种基于 Linear Memory Unit 的 RNN，该模型可以被并行化训练，且具有优异的性能，能够在多项基准测试中超越其他 LSTM 和 Transformer 模型，并使用更少的参数。

Feb, 2021

本文提出一种在训练阶段复制神经网络加速器 (NNA) 运算符以解决低精度推理引起的性能损失，以此减少用户感知的延迟，并在 270K 小时的英语数据上显示了 5-7％的引擎延迟的改善，节省了高达 10％的句子错误率的降低。

May, 2023

本研究引入多内存单元增强标准 LSTM 架构，研究表明，Array-LSTM 方法的随机变量能够提升字符级文本预测的性能，使 Enwik8 数据集表现达到 1.402 BPC，并且能够建立起 Enwik9 和 Enwik10 数据集的神经网络基础结果分别为 1.12 BPC 和 1.19 BPC。

Jul, 2016

将 Maddness 方法应用于 MatMul 任务，通过基于哈希的 PQ 索引和查找表达到高效能与高能效的加速器。

Nov, 2023

为了处理物联网 (IoTs) 中的传感器数据，本研究提出了一种嵌入式深度学习的重要技术，即 LSTM 细胞的优化，旨在实现端设备上的高效能推断。通过以交通速度预测为案例研究，利用优化的 LSTM 细胞的简单 LSTM 模型在 extit {XC7S15} FPGA 芯片上实现了每秒 17534 次的推断，每次推断仅消耗 3.8 微焦耳的能量。与现有方法相比，其吞吐量至少提高了 5.4 倍，能量效率提高了 1.37 倍。

Oct, 2023

该论文提出了一种高吞吐量、可扩展和节能的非逐元素矩阵乘法单元，作为神经网络的基本组件。通过优化近似矩阵乘法算法以及专用的存储和访问设计，该单元在 FPGA 上实现了高效的矩阵乘法，大大提高了 FPGA 上基于量化神经网络的加速器的吞吐量和能效。

Jul, 2024

该研究提出了一种新型硬件体系结构，可支持具有新型神经编码的 SNN，并在 FPGA 上对 VGG 神经网络模型进行了部署，从而实现了 25％的功耗和 90％的延迟改善。

Jun, 2022

本文介绍了一种近似计算方案，结合迭代低秩压缩和剪枝以及一种新型 FPGA 基于的 LSTM 结构，以部署计算时间受限的应用程序为挑战，将其优化和配置成高性能的 LSTM 执行体系框架。在真实生活中的图像字幕应用的定量评估表明，该方法需要的时间比基准方法少达 6.5 倍，同时在相同的计算时间限制下，实现了平均 25 倍的应用级别精度。

Jan, 2018

结合 Composition of Experts（CoE）、流数据流和三层内存系统解决了人工智能内存瓶颈的问题，并介绍了 Samba-CoE，一个包含 150 个专家和一万亿总参数的 CoE 系统，部署在 SambaNova SN40L Reconfigurable Dataflow Unit (RDU) 上，通过引入三层内存系统、专用的 RDU 网络和多个 RDU 插槽实现了速度提升，有效减少机器占用空间并加快模型切换时间。

May, 2024