Jul, 2023

存储即计算的深度学习区域高效协作数字化

PDF
TL;DR利用 memory-immersed 方案，在有限的面积内，减少 ADC 硬件开销，提高并行性能和减少外部内存访问。
memory-immersed collaborative digitizationcompute-in-memory arraysadccim arraysparallelism
发现论文，激发创造
  • 通过协同计算内存网络中的频域压缩在边缘处控制模拟数据洪水

    通过使用频域学习方法和内存沉浸式协同数字化方法，该研究提出了一种改善深度学习推断任务中的面积效率的新方法，在处理来自传感器和物联网设备的高维多光谱模拟数据方面具有潜在的应用前景。

    Sep, 2023

  • 一种采用低成本 DAC/ADC 操作的基于电荷域 P-8T SRAM 计算存储体实现的 4 位输入处理方案

    该论文提出了一种低成本的基于 PMOS 的 8T SRAM Compute-In-Memory 架构，用于高效地执行 4 位输入激活和 8 位权重之间的乘加操作，并成功利用了位线电荷共享技术和模拟计算来进行数字模拟转换和模拟乘法。

    Nov, 2022

  • 一种用于多位和大规模向量矩阵乘法的全模拟存储计算架构

    通过引入 In-charge computing 和 In-time interconnection 的创新 AiMC 架构 AiDAC，提高了多位计算效率，减少了数据转换时间，支持大规模的全模拟多位向量矩阵乘法运算，并保持高精度计算，同时具备高并行性、低延迟和高能效优势。

    Dec, 2023

  • 基于大规模开关式忆阻器的计算即存储模块用于深度神经网络训练

    研究了一种使用模拟计算模块和数字系统的混合精度训练方案，在实验中采用了 memristor-based 计算存储内存模块，成功实现了针对大型深度神经网络的有效训练，并评估了模型的抗硬件变化特性。

    May, 2023

  • 计算 - 内存：什么、何时、何处

    本文研究了在机器学习推断中将计算内存 (Compute-in-memory, CiM) 技术集成的问题，并通过实验证明了使用 CiM 架构可以提高能源效率，达到低至以 INT-8 精度 0.12 倍能源消耗和重复权重交错技术下最高 4 倍的性能增益，同时提供了关于何种类型 CiM 适合使用以及何时何地最佳集成于缓存层级进行 GEMM 加速的见解。

    Dec, 2023

  • 面向计算内存硬件的深度神经网络架构和配置的联合优化

    使用 CiMNet 框架，通过同时搜索最优子网络和硬件配置来创建下游任务准确性和执行指标（如延迟）的帕累托最优前沿，该框架对于 CNN 和 Transformer 系列的不同模型结构都展现了显著的效果。

    Feb, 2024

  • 利用计算相变存储进行准确的深度神经网络推断

    介绍了一种在内存计算硬件上训练 ResNet 类型卷积神经网络的方法，并提出了一种基于批标准化参数的补偿技术，可以在映射到 PCM 后实现分类精度高达 93.7％ 的 CIFAR-10 数据集和 71.6％ 的 ImageNet 基准测试的 top-1 精度。

    Jun, 2019

  • DDC-PIM: 将 SRAM 内存中的处理与内存功效合并以提高数据处理能力的高效算法 / 架构共同设计

    提出了一种名为 DDC-PIM 的算法 / 架构协同设计方法，通过最大化每个 SRAM 单元的数据容量，有效地使等效数据容量翻倍，相较于 PIM 基准实现，DDC-PIM 在 MobileNetV2 上达到 2.84 倍加速，在 EfficientNet-B0 上达到 2.69 倍加速，无明显准确度损失，并且与最先进的基于 SRAM 的 PIM 宏相比，DDC-PIM 在重量密度和面积效率上分别达到 8.41 倍和 2.75 倍的改善。

    Oct, 2023

  • 基于边缘的高效模拟内存计算与不确定性量化的医学图像分割

    该研究探讨了新兴的模拟内存计算（AIMC）在医疗人工智能分析中的作用，并改善边缘计算中模型的准确性。通过对比 AIMC 的效率与传统数字计算的局限性，对脑肿瘤分析、脾脏分割和核分割进行了全面评估。研究重点突出了各向同性架构的出色鲁棒性，在模拟感知训练中仅出现最小的准确度下降（0.04），而棱锥体结构则出现显著下降（高达 0.15）。此外，该论文强调了 IMC 的有效数据流水线处理，减少延迟，增加吞吐量，并巧妙地利用 AIMC 内在的噪音来增强模型的确定性。

    Feb, 2024

  • DAISM: DNN 训练和推理的数字近似 In-SRAM 乘法器加速器

    本文提出了一种在 SRAM 中进行矩阵乘法运算的新型数字乘法器，配合 DAISM 加速器对卷积神经网络进行加速，在减小了能量消耗并提高了性能的同时，避免了位串行计算的性能瓶颈。

    May, 2023