Nov, 2022

一种采用低成本 DAC/ADC 操作的基于电荷域 P-8T SRAM 计算存储体实现的 4 位输入处理方案

PDF
TL;DR该论文提出了一种低成本的基于 PMOS 的 8T SRAM Compute-In-Memory 架构，用于高效地执行 4 位输入激活和 8 位权重之间的乘加操作，并成功利用了位线电荷共享技术和模拟计算来进行数字模拟转换和模拟乘法。
pmos-based8t sramcompute-in-memorymultiply-accumulateadc
发现论文，激发创造
  • 存储即计算的深度学习区域高效协作数字化

    利用 memory-immersed 方案，在有限的面积内，减少 ADC 硬件开销，提高并行性能和减少外部内存访问。

    Jul, 2023

  • DDC-PIM: 将 SRAM 内存中的处理与内存功效合并以提高数据处理能力的高效算法 / 架构共同设计

    提出了一种名为 DDC-PIM 的算法 / 架构协同设计方法，通过最大化每个 SRAM 单元的数据容量，有效地使等效数据容量翻倍，相较于 PIM 基准实现，DDC-PIM 在 MobileNetV2 上达到 2.84 倍加速，在 EfficientNet-B0 上达到 2.69 倍加速，无明显准确度损失，并且与最先进的基于 SRAM 的 PIM 宏相比，DDC-PIM 在重量密度和面积效率上分别达到 8.41 倍和 2.75 倍的改善。

    Oct, 2023

  • 一种用于多位和大规模向量矩阵乘法的全模拟存储计算架构

    通过引入 In-charge computing 和 In-time interconnection 的创新 AiMC 架构 AiDAC，提高了多位计算效率，减少了数据转换时间，支持大规模的全模拟多位向量矩阵乘法运算，并保持高精度计算，同时具备高并行性、低延迟和高能效优势。

    Dec, 2023

  • 一种 ReRAM 模拟神经训练加速器的能量、延迟、面积和准确性的多尺度共设计分析

    该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。

    Jul, 2017

  • TL-nvSRAM-CIM：无直流电源恢复和三值 MAC 运算的超高密度三级 ReRAM 辅助计算 - in-nvSRAM

    为了解决 SRAM-CIM 的内存容量有限的问题，本研究提出了一种 TL-nvSRAM-CIM 方案，通过使用超高密度的三级 ReRAMs 辅助计算，在可靠的权重恢复以及高能效三元 MAC 运算的基础上实现了更高的存储密度和能效。

    Jul, 2023

  • Xcel-RAM：高吞吐 SRAM 计算阵列中的二值神经网络加速

    本文提出了一种在 SRAM 阵列内加速二进制卷积的方法，包括基于电荷共享的 XNOR 和 popcount 运算以及在读位线上添加开关实现 SRAM 阵列分段，采用这种方法可以大大改善整个系统的吞吐量和能耗效率。

    Jul, 2018

  • TIMELY: 将 PIM 加速器中的数据移动和接口推向本地和时域

    本文提出一种名为 TIMELY 的创新性处理内存加速器，通过采用模拟数据局部性、时域接口和仅一次输入读取的映射方法，最大限度地提高了能效，并在能效、计算密度和吞吐量上优于已有的 R$^2$PIM 加速器。

    May, 2020

  • DAISM: DNN 训练和推理的数字近似 In-SRAM 乘法器加速器

    本文提出了一种在 SRAM 中进行矩阵乘法运算的新型数字乘法器，配合 DAISM 加速器对卷积神经网络进行加速，在减小了能量消耗并提高了性能的同时，避免了位串行计算的性能瓶颈。

    May, 2023

  • 一种用于模拟内存计算的精密优化定点近存数字处理单元

    基于固定点算术的近存储数字处理单元（NMPU）在采用模拟内存计算芯片的模拟系统中展现了优越的性能，包括 139 倍的加速、7.8 倍的较小面积和竞争力的功耗，并实现了与浮点 16 位算术基准相比仅仅 0.12%/0.4% 的推断精度损失。

    Feb, 2024

  • 通过协同计算内存网络中的频域压缩在边缘处控制模拟数据洪水

    通过使用频域学习方法和内存沉浸式协同数字化方法，该研究提出了一种改善深度学习推断任务中的面积效率的新方法，在处理来自传感器和物联网设备的高维多光谱模拟数据方面具有潜在的应用前景。

    Sep, 2023