本文提出了一种新颖的电路设计方法，将电路组件视为点云，并使用基于 Transformer 的点云感知方法从电路中提取特征，实现了直接从原始数据进行特征提取，无需预处理，可进行端到端训练，并实现了高性能。该方法在拥堵预测任务和设计规则检查 (DRC) 违规预测任务中都取得了最先进的性能，并在对开放型 EDA 设计的研究中提供了源代码和预训练模型。

Oct, 2023

这篇论文提出了一种基于图神经网络（GNN）的网络模型 RouteNet，该模型通过学习和建模图结构信息，理解拓扑、路由和输入流量之间的复杂关系，从而准确预测网络中的表现指标，并且可以泛化到任意拓扑、路由和流量强度，可以应用于路由优化和网络规划等多个领域。

Oct, 2019

RoutePlacer 通过训练 RouteGNN（一个自定义图神经网络）来预测布局的可路由性，并在布局过程中实现端到端的可路由性优化，从而减少 Total Overflow 并提高布线质量。

Jun, 2024

本文提出了一种名为 HybridNet 的新型策略，通过构造不同边构造方案的两个独立图形（几何图形，拓扑图形），在每个路径中具有不同的编码器层并使用复杂的融合策略来聚合表示，提供了一种简单有效的方式来捕捉电路单元的几何交互，并保留原始的拓扑关系， 在 ISPD2015 基准测试上的实验结果表明我们较之前的方法提高了 10.9% 的性能表现。

May, 2023

通过设计神经网络拓扑结构来直接映射高效 FPGA 实现的一种新方法。其中，硬件成本与神经元扇入呈指数级增长，通过使用稀疏和低比特激励量化来限制神经元扇入及减小逻辑深度和低 LUT 成本，可以实现具有高速低延时和高吞吐量的电路。应用于高能物理和网络入侵检测等任务，具有竞争性的准确性，每秒推断量可达数亿。

Apr, 2020

本文提出了一种基于 CNN 网络的轻量级、高吞吐量的 RoadNet-RT 架构，通过深入优化硬件设计和使用分离深度卷积和非均匀核大小卷积等技术，显著提高了道路分割的实时处理速度。相较于现有最先进的网络，在仅仅 6.2% 的精度损失下，RoadNet-RT 的速度提升了 20 倍。该 CNN 架构在 FPGA ZCU102 MPSoC 平台实现，计算能力达到 83.05 GOPS，每秒处理 327.9 帧大小为 1216x176 的图像。

Jun, 2020

本文提出了一种端到端的基于图神经网络的可扩展顺序关注机制，并使用超前网络在每个独立图上进行微调，达到了优于人类专家和先前技术的 16% 平均改善和 15 倍更快的收敛速度，从而实现了有关大型神经网络和设备放置的计算成本和效率的突破。

Sep, 2019

高层次综合通过避免 RTL 编程显著加速了硬件设计过程。然而，当考虑了后布线结果质量（QoR）时，高层次综合的周转时间显著增加。为了解决这个问题，我们提出了一种用于 FPGA 高层次综合的分层后布线 QoR 预测方法，它具有：（1）一种从 C/C++ 程序直接估计延迟和后布线资源使用的建模流程；（2）一种有效表示源代码的控制流图和数据流图以及高层次综合指令的影响的图构建方法；（3）一种能够捕捉循环层次影响的分层 GNN 训练和预测方法。实验结果表明，我们的方法对于不同类型的 QoR 指标的预测误差小于 10%，相比于最先进的 GNN 方法有了巨大的改进。通过采用我们提出的方法，高层次综合中的设计空间探索运行时间缩短到了几十分钟，平均实现的 ADRS 值降低到了 6.91%。

Jan, 2024

该研究提出了一种基于分块的推理调度方法和神经网络重构技术，通过结合神经网络的设计和推理调度，实现了在微控制器单元上高效、准确的深度学习推理，并改善了已有网络的内存瓶颈问题。

Oct, 2021

论文提出一种名为动态路由的方法，使用不同的可微分路由来处理输入中的比例差异，减少语义表示中的比例差异，并支持多路径传播和跳跃连接以提高网络能力。

Mar, 2020