多比特态辨别的低延迟机器学习 FPGA 加速器

Jul, 2024

多比特态辨别的低延迟机器学习 FPGA 加速器

Low-latency machine learning FPGA accelerator for multi-qubit state discrimination

Pradeep Kumar Gautam, Shantharam Kalipatnapu, Shankaranarayanan H, Ujjawal Singhal, Benjamin Lienhard...

TL;DR量子计算中的量子比特测量是一项基本而容易出错的操作。本研究使用一种集成方法，在可编程门阵列 (FPGA) 上部署神经网络 (NN)，并证明了设计和实现全连接神经网络加速器以平衡计算复杂度和低延迟需求，并在准确度上几乎没有明显损失是切实可行的。神经网络通过权重、激活函数和输入的量化来实现。该硬件加速器使用 RFSoC ZCU111 FPGA 在不到 50ns 的时间内进行 5 个超导量子比特的频谱复用读出，这在文献中是首次出现的。这些模块可以在现有的量子控制和读出平台上使用 RFSoC ZCU111 做实验部署。

Abstract

Measuring a qubit is a fundamental yet error prone operation in quantum computing. These errors can stem from various sources such as crosstalk, spontaneous state-transitions, and excitation caused by the readout

qubit error prone operation neural networks field programmable gate arrays frequency-multiplexed readout

发现论文，激发创造

面向 FPGAs 和 ASICs 的 Hessian 感知量化神经网络的端对端协同设计

利用 Hessian-aware quantization (HAWQ) 来量化神经网络（NNs），Quantized Open Neural Network Exchange（QONNX）中间表示和 hls4ml 到 FPGA 和 ASIC 固件的工具流程将 NNs 高效地实现在硬件上，并在粒子物理应用程序中展示了这个工作流程，包括使用混合精度 NN 分类器对 HLC 质子 - 质子碰撞中的高动量粒子喷流进行优化。

Apr, 2023

在嵌入式 FPGA 中加速混合极低位宽神经网络的设计流程

在嵌入式 FPGA 中，通过混合量化方案加速极低比特宽度神经网络（ELB-NN），提出了一种设计流程，既涵盖了网络的训练，也包含了基于 FPGA 的网络部署，从而方便设计者探索设计空间，简化网络精度和计算效率之间的权衡，巧妙地在资源和功耗限制条件下提供边缘设备中的网络加速器，实现高达 10.3 TOPS 的高性能，每瓦分类达到 325.3 张图像。在文献中，我们比较了 GPU 或其他 FPGA 实现，结果显示出目前最省能的解决方案。

Jul, 2018

利用 FPGA 能力加速生物医学计算

本研究基于多种高级神经网络结构，包括卷积神经网络、循环神经网络、LSTM 和深度置信网络，利用可编程门阵列（FPGA）进行 ECG 信号分析，探索开发基于 PYNQ Z1 板的自定义张量计算单元（TCU）加速器，为各种应用程序优化神经网络性能提供指导。

Jul, 2023

LogicNets: 极高吞吐量应用的协同设计神经网络和电路

通过设计神经网络拓扑结构来直接映射高效 FPGA 实现的一种新方法。其中，硬件成本与神经元扇入呈指数级增长，通过使用稀疏和低比特激励量化来限制神经元扇入及减小逻辑深度和低 LUT 成本，可以实现具有高速低延时和高吞吐量的电路。应用于高能物理和网络入侵检测等任务，具有竞争性的准确性，每秒推断量可达数亿。

Apr, 2020

FPGA 上高吞吐量混合精度 CNN 加速器设计

本文研究了深度神经网络在 FPGA 上的优化设计，提出使用多种精度量化来减少计算和数据传输成本，并成功实现了针对混合精度 CNN 的高效硬件加速器，能够达到高精度和高性能的权衡。

Aug, 2022

利用 FPGA 技术增强生物医学计算

本研究详细探讨了使用卷积神经网络（CNN）、循环神经网络（RNN）、长短期记忆网络（LSTM）和深度置信网络（DBN）通过可编程门阵列（FPGA）改进对心电图（ECG）信号的分析的复杂神经网络框架，使用 MIT-BIH 心律失常数据库作为模型训练和评估的基础，并加入高斯噪声来提高算法的鲁棒性。研究中我们采用多层结构进行特定处理和分类功能的设计，使用了 EarlyStopping 回调和 Dropout 层等策略来防止过拟合现象。此外，还详细介绍了为 PYNQ Z1 平台创建定制化的张量计算单元（TCU）加速器的过程。该研究提供了一个系统的方法论，涵盖了在 Docker 中配置 Tensil 工具链、选择架构、PS-PL 配置以及模型的编译和部署。通过评估延迟和吞吐量等性能指标，展示了 FPGA 在先进的生物医学计算中的效果。最终，本研究成果在各个领域优化 FPGA 上的神经网络操作提供了全面的指南。

Nov, 2023

基于 FPGA 的深度神经网络在粒子物理中的快速推断

介绍了基于 FPGA 进行神经网络推理的案例研究，其使用高级综合技术（HLS）构建机器学习模型，旨在为粒子物理学的高速实时事件处理提供支持，适用于很多场合，如寻找新的暗扇区粒子和测量希格斯玻色子等。

Apr, 2018

基于相变存储器模拟硬件的深度神经网络量化以促进权重自校正

近年来，硬件加速神经网络在边缘计算应用中引起了重视。在各种硬件选项中，交叉阵列为神经网络权重的高效存储和操作提供了有希望的途径。然而，从经过训练的浮点模型转向硬件约束的模拟体系结构仍然是一个挑战。在这项工作中，我们将一种专为这种体系结构设计的量化技术与一种新颖的自校正机制相结合。通过利用双交叉栏连接来表示单个权重的正负部分，我们开发了一种算法来近似一组乘法权重。这些权重以及它们的差异旨在以最小的性能损失来表示原始网络的权重。我们使用 IBM 的 aihwkit 实现了这些模型，并随时间评估了它们的效力。我们的结果表明，当与芯片上的脉冲发生器配对时，我们的自校正神经网络在性能上与那些经过模拟感知算法训练的网络相当。

Sep, 2023

使用噪声量子神经网络进行量子态区分

本篇研究探究了 QNN 在噪声量较高的量子计算机上进行状态辨别的效果，通过引入新的电路技术，并在当前的量子硬件噪声水平下对其进行验证，发现其在较高噪声水平下仍能收敛于有用的参数并用于量子生成对抗网络的分类器。

Nov, 2019

在粒子探测器读出中，130 纳米和 28 纳米 CMOS 嵌入式 FPGA 的机器学习发展

使用嵌入式可编程门阵列（eFPGA）技术在应用特定集成电路（ASIC）的设计中实现可重构逻辑，将 ASIC 的低功耗和高效性与 FPGA 的易配置性相结合，尤其适用于下一代对撞机实验数据流中的机器学习用例。通过开源框架 “FABulous”，设计了使用 130 纳米和 28 纳米 CMOS 技术节点的 eFPGA，并经过测试进行了验证。通过模拟高能粒子经过硅像素传感器和基于机器学习的分类器的测试，验证了 eFPGA 作为前端读出芯片的能力。通过在 eFPGA 上成功合成和配置传感器数据的降维算法，以完美准确度复现了预期算法结果。讨论了对 eFPGA 技术的进一步发展以及其在对撞机探测器读出中的应用。

Apr, 2024