面向机器学习的扩展性偏差近存储 CMOS 模拟处理器

Feb, 2022

面向机器学习的扩展性偏差近存储 CMOS 模拟处理器

Bias-Scalable Near-Memory CMOS Analog Processor for Machine Learning

Pratik Kumar, Ankita Nandi, Shantanu Chakrabartty, Chetan Singh Thakur

TL;DR本文介绍了一种基于 S-AC 的偏置可扩展的模拟计算电路，其可以用于多种不同功耗和性能需求的机器学习（ML）应用，并且可以在 180nm 的 CMOS 工艺下实现近存储计算、非线性激活、内积计算、数模混合压缩存储等多个功能，同时也证明了电路模块的鲁棒性以及计算精度的影响效果。

Abstract

bias-scalable analog computing is attractive for implementing machine learning (ML) processors with distinct power-performance specifications. For instance, ML implementations for server workloads are focused on higher computational throughput for faster training, whereas ML implementa

bias-scalable analog computing machine learning (ml) processors shape-based analog computing (s-ac)non-linear activation functions cmos process

发现论文，激发创造

AnalogNAS: 一种用于准确推断的神经网络设计框架，基于模拟内存计算

本文提出了一种名为 AnalogNAS 的自动化 DNN 设计框架，目标是部署在模拟内存计算推理加速器上，通过大量的硬件模拟，展示 AnalogNAS 在各种 TinyML 任务上的性能，以及在 64 核 IMC 芯片上实现的模型较 SOTA 模型具有更高的准确性。

May, 2023

一种 ReRAM 模拟神经训练加速器的能量、延迟、面积和准确性的多尺度共设计分析

该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。

Jul, 2017

低功耗近阈值处理器上的大小适应神经网络

该论文研究了在边缘人工智能应用中实现接近亚阈值处理器的能源节约，并提出了改进策略，同时保持了应用的准确性。通过采用一些新的神经网络策略，作者成功地实现了在能效比与准确性之间的平衡。

Apr, 2023

基于边缘的高效模拟内存计算与不确定性量化的医学图像分割

该研究探讨了新兴的模拟内存计算（AIMC）在医疗人工智能分析中的作用，并改善边缘计算中模型的准确性。通过对比 AIMC 的效率与传统数字计算的局限性，对脑肿瘤分析、脾脏分割和核分割进行了全面评估。研究重点突出了各向同性架构的出色鲁棒性，在模拟感知训练中仅出现最小的准确度下降（0.04），而棱锥体结构则出现显著下降（高达 0.15）。此外，该论文强调了 IMC 的有效数据流水线处理，减少延迟，增加吞吐量，并巧妙地利用 AIMC 内在的噪音来增强模型的确定性。

Feb, 2024

AxOCS: 使用配置超采样扩展 FPGA 上的近似算子

通过提出 AxOCS 方法，利用 AI 和 ML 进行超采样，以生成较大的位宽算子，显著改善多目标优化结果的超体积。

Sep, 2023

关于模拟计算的非结合性

电流计算在能效方面表现出色，然而由于缺乏离散化的安全网，存在多种实现上的缺陷，如非线性、饱和效应和各种噪声。本研究观察到模拟操作的输入操作数的顺序也对输出结果有影响，这使得模拟计算非关联，即使底层操作可能在数学上是关联的。通过创建一个捕捉顺序效应的实际模拟处理器模型，本文对此进行了简单测试，并通过比较关键词识别神经网络的测试精度来评估顺序的重要性，其中网络基于有序模型、无序变体或实际硬件进行训练。结果证明了顺序效应的存在以及其高影响，因为忽略顺序会导致显著的精度降低。

Sep, 2023

面向印刷多层感知机的乘积累加和激活的定制逼近

本文提出了一种基于印刷电子技术的自动设计框架，通过引入近似计算和定制设计的原则，克服了印刷电子技术中复杂电路实现的限制，实现了超低功耗的多层感知器分类器，使得即使在最复杂的结构下，也能实现电池供电操作且显著超越目前的技术水平。

Dec, 2023

利用计算相变存储进行准确的深度神经网络推断

介绍了一种在内存计算硬件上训练 ResNet 类型卷积神经网络的方法，并提出了一种基于批标准化参数的补偿技术，可以在映射到 PCM 后实现分类精度高达 93.7％的 CIFAR-10 数据集和 71.6％的 ImageNet 基准测试的 top-1 精度。

Jun, 2019

一种采用低成本 DAC/ADC 操作的基于电荷域 P-8T SRAM 计算存储体实现的 4 位输入处理方案

该论文提出了一种低成本的基于 PMOS 的 8T SRAM Compute-In-Memory 架构，用于高效地执行 4 位输入激活和 8 位权重之间的乘加操作，并成功利用了位线电荷共享技术和模拟计算来进行数字模拟转换和模拟乘法。

Nov, 2022

基于相变存储器模拟硬件的深度神经网络量化以促进权重自校正

近年来，硬件加速神经网络在边缘计算应用中引起了重视。在各种硬件选项中，交叉阵列为神经网络权重的高效存储和操作提供了有希望的途径。然而，从经过训练的浮点模型转向硬件约束的模拟体系结构仍然是一个挑战。在这项工作中，我们将一种专为这种体系结构设计的量化技术与一种新颖的自校正机制相结合。通过利用双交叉栏连接来表示单个权重的正负部分，我们开发了一种算法来近似一组乘法权重。这些权重以及它们的差异旨在以最小的性能损失来表示原始网络的权重。我们使用 IBM 的 aihwkit 实现了这些模型，并随时间评估了它们的效力。我们的结果表明，当与芯片上的脉冲发生器配对时，我们的自校正神经网络在性能上与那些经过模拟感知算法训练的网络相当。

Sep, 2023