Jul, 2023

TL-nvSRAM-CIM：无直流电源恢复和三值 MAC 运算的超高密度三级 ReRAM 辅助计算 - in-nvSRAM

PDF
TL;DR为了解决 SRAM-CIM 的内存容量有限的问题，本研究提出了一种 TL-nvSRAM-CIM 方案，通过使用超高密度的三级 ReRAMs 辅助计算，在可靠的权重恢复以及高能效三元 MAC 运算的基础上实现了更高的存储密度和能效。
发现论文，激发创造
  • 一种采用低成本 DAC/ADC 操作的基于电荷域 P-8T SRAM 计算存储体实现的 4 位输入处理方案

    该论文提出了一种低成本的基于 PMOS 的 8T SRAM Compute-In-Memory 架构，用于高效地执行 4 位输入激活和 8 位权重之间的乘加操作，并成功利用了位线电荷共享技术和模拟计算来进行数字模拟转换和模拟乘法。

    Nov, 2022

  • 基于大规模开关式忆阻器的计算即存储模块用于深度神经网络训练

    研究了一种使用模拟计算模块和数字系统的混合精度训练方案，在实验中采用了 memristor-based 计算存储内存模块，成功实现了针对大型深度神经网络的有效训练，并评估了模型的抗硬件变化特性。

    May, 2023

  • 一种 ReRAM 模拟神经训练加速器的能量、延迟、面积和准确性的多尺度共设计分析

    该研究详细分析了使用模拟电阻式存储器（ReRAM）跨栅执行关键矩阵操作以提高加速器性能，并与使用数字 ReRAM 和 SRAM 操作的相关设计进行了比较。结果显示，与类似的数字版加速器块相比，该模拟加速器具有能效更高的优势，并且可以成为进一步架构研究的基础。

    Jul, 2017

  • Xcel-RAM：高吞吐 SRAM 计算阵列中的二值神经网络加速

    本文提出了一种在 SRAM 阵列内加速二进制卷积的方法，包括基于电荷共享的 XNOR 和 popcount 运算以及在读位线上添加开关实现 SRAM 阵列分段，采用这种方法可以大大改善整个系统的吞吐量和能耗效率。

    Jul, 2018

  • DDC-PIM: 将 SRAM 内存中的处理与内存功效合并以提高数据处理能力的高效算法 / 架构共同设计

    提出了一种名为 DDC-PIM 的算法 / 架构协同设计方法，通过最大化每个 SRAM 单元的数据容量，有效地使等效数据容量翻倍，相较于 PIM 基准实现，DDC-PIM 在 MobileNetV2 上达到 2.84 倍加速，在 EfficientNet-B0 上达到 2.69 倍加速，无明显准确度损失，并且与最先进的基于 SRAM 的 PIM 宏相比，DDC-PIM 在重量密度和面积效率上分别达到 8.41 倍和 2.75 倍的改善。

    Oct, 2023

  • NEON: 基于抗性随机存取存储器神经网络加速器的非线性操作高效支持

    通过将非 MAC 操作转化为轻量级但高度准确的神经网络，NEON 是一种新的编译器优化方案，能够在 RRAM 中实现端到端的 NN 工作负载执行，从而提高性能和能源效率。

    Nov, 2022

  • CLSA-CIM: 计算内存架构中的跨层调度方法

    在本文中，我们介绍了一种适用于瓦片式计算内存架构的跨层调度算法 CLSA-CIM，通过将其与现有的权重映射策略相结合，与最先进的调度算法进行性能比较，提高了最多 17.9 倍的利用率，从而使整体速度提高了最多 29.2 倍。

    Jan, 2024

  • 面向仅限 CAM 的 DNN 推理的全栈优化

    基于赛道存储器 (RTM) 实现的关联处理器 (APs) 和三值权重神经网络的算法优化结合的新型编译流路，可显著提高 ResNet-18 在 ImageNet 上的能效，同时保持软件准确性。

    Jan, 2024

  • 基于内存计算的用于安全关键系统的神经网络加速器：最坏情况和保护

    对受设备变异影响的 CiM DNN 加速器的最坏情况性能进行确定，并提出一种名为 A-TRICE 的新型最坏情况感知训练技术，通过对抗训练和噪声注入训练有效地改进最坏情况下的 DNN 准确性。

    Dec, 2023

  • 评估 STT-MRAM 作为 ML 加速器训练中的刮板

    这项研究综合评估和优化了 STT-MRAM 在机器学习训练加速器设计中的有效性，提出了异构内存配置使得训练能够以好的准确性达到收敛，展示了 MRAM 在各种 DNN 基准测试中在系统级能量消耗方面提供了 15-22 倍的改进，并将 STT-MRAM 的写操作进一步优化，使得写入能量提高了 2 倍而应用级训练准确性降低最小。

    Aug, 2023