全你所需：通过自动化的设计数据增强框架，通过微调 LLMs 进行芯片设计

Mar, 2024

全你所需：通过自动化的设计数据增强框架，通过微调 LLMs 进行芯片设计

Data is all you need: Finetuning LLMs for Chip Design via an Automated design-data augmentation framework

Kaiyan Chang, Kun Wang, Nan Yang, Ying Wang, Dantong Jin...

TL;DR通过自动生成与 Verilog 和 EDA 脚本对齐的高容量高质量自然语言，本研究提出了一种自动化设计数据增强框架，以改善 LLM 在 Verilog 代码生成和 EDA 脚本生成任务中的表现。结果表明，使用我们的增强方法对 Llama2-13B 和 Llama2-7B 模型进行微调在 Verilog 生成任务中有显著改善，并且与当前最先进的开源 Verilog 生成模型相比，Verilog 生成的准确性从 58.8％提高到 70.6％。与 GPT-3.5 相比，我们的 13B 模型（ChipGPT-FT）在 Verilog 生成和 EDA 脚本生成方面具有更好的性能。

Abstract

Recent advances in large language models have demonstrated their potential for automated generation of hardware description language (HDL) code from high-level prompts. Researchers have utilized fine-tuning to en

large language models hardware description language verilog generation eda script generation data augmentation

发现论文，激发创造

一种 Verilog 自动完成的深度学习框架 —— 向设计和验证自动化

本文提出一种基于深度学习的 Verilog 自动补全模型的训练框架，该框架通过将通用编程语言预训练模型与类似目标下游任务的数据集集成并进行微调来验证，实验结果表明，该框架相比于从头开始训练的模型，具有更好的 BLEU、ROUGE-L 和 chrF 评分。

Apr, 2023

LLM4EDA：电子设计自动化的大型语言模型的新进展

本文系统研究了大型语言模型在电子设计自动化领域的应用，分类研究了助理聊天机器人、硬件描述语言和脚本生成，以及硬件描述语言验证与分析三个方面，并强调了未来研究方向，重点关注逻辑综合、物理设计、多模态特征提取和电路对齐等领域。

Dec, 2023

VeriGen: Verilog 代码生成的大型语言模型

通过在 Verilog 数据集上微调现有的 Large Language Models（LLMs），我们探索了使用 LLMs 自动生成高质量的 Verilog 代码的能力。微调后的开源 CodeGen-16B 模型在功能正确性上优于最先进的商业 GPT-3.5-turbo 模型，并在多样化和复杂的问题集中表现出竞争性能，尤其在某些场景下显示了对生成正确 Verilog 代码的潜力，突出了内部小型 LLMs 在硬件设计自动化方面的潜力。

Jul, 2023

利用 LLMs 解释 EDA 综合错误

通过使用大型语言模型，本研究考察了如何利用人工智能的最新进展，生成适合初学者理解的编译时综合错误消息的解释，以在数字设计中培养新工程师。

Apr, 2024

VerilogEval：用于 Verilog 代码生成的大型语言模型的评估

该论文提出了一种专门为评估大型语言模型在硬件设计和验证中的 Verilog 代码生成性能而设计的基准测试框架，演示了预训练语言模型的 Verilog 代码生成能力可以通过使用 LLM 生成的合成问题 - 代码对进行监督微调来提高。

Sep, 2023

VHDL-Eval: 用于评估大规模语言模型在 VHDL 代码生成中的框架

介绍了一个专门用于评估大型语言模型在 VHDL 代码生成任务中性能的全面评估框架，并强调了现有 LLMs 在 VHDL 代码生成中面临的挑战和改进空间。

Jun, 2024

评估面向硬件设计和测试的 LLMs

该研究使用八个代表性基准测试探究了领先技术的对话式大型语言模型在功能和验证目的上生成 Verilog 的能力和限制。结果表明，大型语言模型在硬件模块的设计和测试中具有潜力，并可朝着全自动数字设计流程的进展迈进。

Apr, 2024

ChipGPT：自然语言硬件设计有多远

本文旨在演示通过大型语言模型与自然语言交互实现高效逻辑设计的自动化设计环境，其中展示了一个基于大型语言模型的四阶段零代码逻辑设计框架，并证明相较于现有工作及单一大型语言模型，ChipGPT 提高了可编程性、可控性和设计优化空间。

May, 2023

BetterV: 有指导的可控 Verilog 生成

提出了一种基于大型语言模型的 Verilog 生成框架，该框架细调经过处理的特定领域数据集，通过引导生成辨别器来满足特定设计需求，实现对 Verilog 的自动化生成和优化，以及在电子设计自动化相关任务中的卓越性能改善。

Feb, 2024

基于 LLM 的数据增强方法提升跨语言表现

本研究探讨了利用大型语言模型进行数据增强在跨语言常识推理数据集中的潜力，通过使用包括 Dolly-v2、StableVicuna、ChatGPT 和 GPT-4 在内的大型语言模型来扩充三个数据集，确定了该方法的有效性，并比较了使用英语生成数据和将英语生成的数据翻译成目标语言。实验结果表明，使用 GPT-4 生成的合成数据进行训练的性能比其他模型优秀，ChatGPT 和 GPT-4 在大多数语言中生成的自然文本效果非常好，但在某些情况下，它们的效益会下降。

May, 2023