LLM4EDA:电子设计自动化的大型语言模型的新进展
本文提出了用于数字 ASIC 设计的 LLMs 的目标策略,改善了 LLMs 生成 HDL 代码的可靠性和准确性,并详细介绍了一个基于 LLMs 开发的简单三相脉宽调制发生器项目的实际示范,展示了 LLMs 增强数字 ASIC 设计的潜力。
Apr, 2024
ChatEDA 是一个由大型语言模型 AutoMage 支持的自主代理系统,通过有效管理任务规划、脚本生成和任务执行,实现了从 RTL 到 GDSII 的设计流程简化,并且在处理多样化需求方面表现出卓越的性能。
Aug, 2023
HDLdebugger 是一个 LLM 辅助的 HDL 调试框架,通过逆向工程方法生成 HDL 调试数据、带检索增强的生成式搜索引擎以及带检索增强的 LLM 微调方法,自动化和简化芯片设计中的 HDL 调试。在华为提供的 HDL 代码数据集上进行的综合实验表明,HDLdebugger 优于 13 种前沿的 LLM 基准,在 HDL 代码调试方面表现出卓越效果。
Mar, 2024
通过自动生成与 Verilog 和 EDA 脚本对齐的高容量高质量自然语言,本研究提出了一种自动化设计数据增强框架,以改善 LLM 在 Verilog 代码生成和 EDA 脚本生成任务中的表现。结果表明,使用我们的增强方法对 Llama2-13B 和 Llama2-7B 模型进行微调在 Verilog 生成任务中有显著改善,并且与当前最先进的开源 Verilog 生成模型相比,Verilog 生成的准确性从 58.8%提高到 70.6%。与 GPT-3.5 相比,我们的 13B 模型(ChipGPT-FT)在 Verilog 生成和 EDA 脚本生成方面具有更好的性能。
Mar, 2024
该研究使用八个代表性基准测试探究了领先技术的对话式大型语言模型在功能和验证目的上生成 Verilog 的能力和限制。结果表明,大型语言模型在硬件模块的设计和测试中具有潜力,并可朝着全自动数字设计流程的进展迈进。
Apr, 2024
通过优化 LLM 的核心自然语言模型和重新组织 HDL 代码数据集,提高生成精确且高效 ASIC 设计的模型能力,从而简化和加速复杂电路设计的 LLM 辅助框架,以满足 HDL 编码的复杂需求并优化 ASIC 开发流程。
Mar, 2024
该论文研究使用离线的大型语言模型(LLMs)在电子设计自动化(EDA)领域的可行性,并评估了一个当代语言模型(Llama-2-7B)在解决微电子相关问题中作为微电子问答专家以及其推理和生成能力的能力,研究采用了各种适应方法,包括引入一种新颖的低秩知识蒸馏(LoRA-KD)方案。实验产生了定性和定量结果。
Jun, 2024
芯片设计即将通过大语言、多模态和电路模型(统称 LxM)的整合而实现革命。在探索这一潜力巨大的令人激动的领域时,社区还必须认真考虑相关的安全风险,并需要建立对使用 LxM 进行芯片设计的信任。首先,我们回顾了普遍使用 LxM 进行芯片设计的最新潮流。我们涵盖了自动化硬件描述语言代码生成、脚本编写和对电子设计自动化工具的重要但繁琐任务的指引,例如设计空间探索、调试或设计师培训。其次,我们提出并初步回答了关于 LxM 驱动芯片设计的关键问题,涉及攻击和防御的安全和可信度方面。
May, 2024