AMSNet: AMS电路的电表数据集
该论文介绍了一种用于模拟电路设计自动化的电路图神经网络(CktGNN),通过编码电路图并基于优化子程序自动生成电路拓扑结构和器件尺寸,提高了设计效率。同时,引入了一个名为OCB的公开数据集,用于评估和推广CktGNN在设计各种模拟电路方面的优越性能。该研究为一种基于学习的开源设计自动化模式在模拟电路领域铺平了道路。
Aug, 2023
ChipNeMo通过领域自适应技术在工业芯片设计中探索了大型语言模型的应用。我们评估了这些方法在芯片设计的三个LLM应用上的性能,并展示了这些领域自适应技术能够显著提升LLM的性能,并实现模型大小减少5倍但在一系列设计任务上具有相似或更好的性能。我们的研究结果表明,还有进一步改进的空间,我们相信对领域自适应LLM方法的进一步研究将有助于填补这一差距。
Oct, 2023
本文系统研究了大型语言模型在电子设计自动化领域的应用,分类研究了助理聊天机器人、硬件描述语言和脚本生成,以及硬件描述语言验证与分析三个方面,并强调了未来研究方向,重点关注逻辑综合、物理设计、多模态特征提取和电路对齐等领域。
Dec, 2023
通过优化LLM的核心自然语言模型和重新组织HDL代码数据集,提高生成精确且高效ASIC设计的模型能力,从而简化和加速复杂电路设计的LLM辅助框架,以满足HDL编码的复杂需求并优化ASIC开发流程。
Mar, 2024
通过自动生成与Verilog和EDA脚本对齐的高容量高质量自然语言,本研究提出了一种自动化设计数据增强框架,以改善LLM在Verilog代码生成和EDA脚本生成任务中的表现。结果表明,使用我们的增强方法对Llama2-13B和Llama2-7B模型进行微调在Verilog生成任务中有显著改善,并且与当前最先进的开源Verilog生成模型相比,Verilog生成的准确性从58.8%提高到70.6%。与GPT-3.5相比,我们的13B模型(ChipGPT-FT)在Verilog生成和EDA脚本生成方面具有更好的性能。
Mar, 2024
设计工具的运行时间随着芯片设计的复杂性增加而增长,这已成为一个瓶颈。我们提出了一种将网络列表表示为有向超图,并提出了一种用于有效学习(有向)超图的模型,与现有的图学习框架相比,DE-HNN显著提高了设计优化工具的精确度。
Mar, 2024
本文提出了用于数字ASIC设计的LLMs的目标策略,改善了LLMs生成HDL代码的可靠性和准确性,并详细介绍了一个基于LLMs开发的简单三相脉宽调制发生器项目的实际示范,展示了LLMs增强数字ASIC设计的潜力。
Apr, 2024
通过Python代码生成的AnalogCoder是无需训练的大型语言模型代理,能够自动校正设计模拟电路并以高成功率完成设计,同时还提供电路工具库用于构建复合电路,实验证明AnalogCoder在模拟电路设计任务上优于其他基于LLM的方法,能够显著提高芯片设计过程的效率。
May, 2024