MMJun, 2021

FPGA 的 Holistic Auto Machine Learning（HALF）

PDF
TL;DR本研究提出了一种跨层设计空间探索的自动化方法，利用 HALF 框架，结合进化搜索算法、各种最优化步骤和参数化硬件 DNN 模块的库，为嵌入式系统上的深度神经网络实现在成本标准下的优化解决方案，提升了 DNN 在 FPGA 上的性能表现，且在医疗应用的心律失常检测中，得到了较佳效果。
deep neural networksfpgacross-layer designmachine learningarrhythmia detection
发现论文，激发创造
  • FPGA/DNN Co-Design: 物联网边缘智能的高效设计方法

    本文提出了一种相结合的 FPGA/DNN 共同设计方法，包括自动设计流程和硬件优化的 DNN 模型搜索，结果表明在对象检测上该设计方案的 DNN 模型和加速器在交并比、帧数、功耗和能量效率等多个方面优于 GPU 解决方案。

    Apr, 2019

  • AutoHLS: 学习加速高层次综合设计的设计空间探索

    AutoHLS 是一种将深度神经网络（DNN）与贝叶斯优化（BO）相结合的新型框架，用于加速高级综合（HLS）硬件设计优化，通过整合 DNNs 来预测在给定 FPGA 资源预算内的可合成性，实验证明其在探索时间上可达到 70 倍的加速。

    Mar, 2024

  • 深度学习系统的超高性能和能量效率：一种算法 - 硬件协同优化框架

    本文旨在实现深度神经网络硬件实现的超高能效和性能，提出一种面向不同类型、大小和应用场景的 DNN 算法 - 硬件协同优化框架，并在硬件部分采用高效的 FPGA 实现，实验表明与 IBM TrueNorth 处理器和参考的 FPGA 实现相比，该框架至少实现了 152 倍的加速和 71 倍的能效增益。

    Feb, 2018

  • MetaML：用于深度学习加速的可定制跨阶段设计流程自动化

    本论文介绍了一种新的针对深度神经网络（DNN）硬件加速器的优化框架，它能够快速开发定制化和自动化的设计流程，同时具有高度可定制性和灵活性，通过引入新的优化和转换任务，不需要人类专业知识，可以在保持准确性的同时大幅度降低 DSP 和 LUT 使用，相较于现有技术，具有更高的精度和更少的 DSP 资源使用率。

    Jun, 2023

  • AutoDNNchip: 一种用于 FPGAs 和 ASICs 的自动化 DNN 芯片预测器和构建程序

    提出了一种名为 AutoDNNchip 的 DNN 芯片生成器，它可以自动生成针对指定应用程序和数据集的基于 FPGA 和 ASIC 的 DNN 芯片实现，包括 IP 选择、块配置、资源平衡等，可以加快和简化 DNN 芯片的设计过程。实验结果表明，使用 AutoDNNchip 生成的加速器可以实现比专家级最先进加速器更好的性能（高达 3.86 倍的改进）。

    Jan, 2020

  • 基于 FPGA 的深度学习：过去、现在和未来

    本文综述以硬件加速为视角，探讨深度学习及可编程门阵列的发展趋势和革新，旨在讨论 FPGAs 在更好地为深度学习社区提供服务方面的最佳应用。

    Feb, 2016

  • 神经加速器的硬件 / 软件学习式协同设计

    本文提出一种基于硬件 / 软件协同设计的新的约束贝叶斯优化框架，可以自动识别联合设计空间中的优化点，应用于各种神经模型，改善能量延迟产品的性能。

    Oct, 2020

  • fpgaHART: 一种用于将 3D CNNs 加速到 FPGA 上的吞吐量导向的 HAR 工具流

    研究提出一种工具流程，将 3D CNN 模型优化到 FPGA 设备上，采用同步数据流图来模拟设计并引入转换来拓展和探索设计空间，以实现高吞吐量设计。在多个 FPGA 设备上评估了各种 3D CNN 模型，证明了与早期手动调整和特定模型的设计相比，该工具流程具有竞争性的性能。

    May, 2023

  • 深度神经网络结构和超参数优化的算法框架

    本篇论文提出一种基于演化有向无环图的算法框架，自动生成高效的深度神经网络并优化其相关超参数，与已有文献中的搜索空间相比更具灵活性，能优化网络的结构和超参数，已经在时间序列预测基准测试中得到了实验结果的验证。

    Feb, 2023

  • 面向 FPGAs 和 ASICs 的 Hessian 感知量化神经网络的端对端协同设计

    利用 Hessian-aware quantization (HAWQ) 来量化神经网络（NNs），Quantized Open Neural Network Exchange（QONNX）中间表示和 hls4ml 到 FPGA 和 ASIC 固件的工具流程将 NNs 高效地实现在硬件上，并在粒子物理应用程序中展示了这个工作流程，包括使用混合精度 NN 分类器对 HLC 质子 - 质子碰撞中的高动量粒子喷流进行优化。

    Apr, 2023