Apr, 2024

一个用于 Verilog 代码生成的多专家大型语言模型架构

TL;DR最近,使用大型语言模型 (LLMs) 进行 Verilog 代码生成引起了人们的极大兴趣。然而,现有的方法在生成的 Verilog 代码质量方面存在一定的局限性。为了解决这些限制,本文介绍了一种创新的基于多专家的 LLM 架构用于 Verilog 代码生成 (MEV-LLM)。我们的架构独特地集成了多个 LLMs,每个都经过特定的微调,与一个按设计复杂度分级的数据集相对应。它允许更有针对性地学习,直接解决每个类别的 Verilog 代码生成的细微差别。实验证据突出了在句法和功能正确的生成的 Verilog 输出百分比方面的显著改进。这些发现强调了我们方法的效力,在通过机器学习实现自动硬件设计领域中有了一个飞跃。